93lc46b PCI总线接口设计及专用接口芯片的应用

1导言

随着计算机技术的快速发展和普及，数据采集系统得到了迅速广泛的应用。数据采集系统的性能主要取决于其精度和速度。在保证精度的情况下，采样速度要尽可能高，以满足信号的实时采集和处理；要实现高速数据采集，不仅需要高性能设备，还需要高速数据传输。目前，isa总线已经逐渐退出历史舞台，开发基于pci总线的数据采集卡势在必行。

2 pci概述

pci总线的信号线包括32条地址数据复用线、仲裁、接口控制线、总线命令字节许可复用线和系统复位等。在基本数据传输操作中，地址首先出现在数据线上，总线命令出现在C/BE [3: 0]上。设备根据这些命令判断要执行的操作，并在下一个数据节拍中传输数据。如果发送方或接收方未准备好，则会插入一段等待时间。pci总线的其他操作包括设备选择、配置周期和中断响应。

Pci总线协议比较复杂，需要在外部设备和pci总线之间增加一个接口电路。接口电路很难实现。目前，实现pci接口的方法主要有cpld或fpga可编程逻辑器件和专用pci。Pci接口芯片具有设计简单、功能强大、可靠性好的特点，大大降低了开发人员的工作量。在实际工作中，我们综合各种因素，选择了本文中的pci9054。

Pci9054芯片

3.1 PCI总线通用接口芯片介绍

Pci9054是plx公司生产的Pci总线通用接口芯片，采用先进的plx数据流水线结构技术，符合pciv2.1和v2.2规范；提供两个独立的可编程dma控制器。每个通道支持块和分散/集中dma模式；在pci总线上支持32位/33mh；本地总线可以编程实现8位、16位和32位的数据宽度。传输速率可达132 MB/s；本地总线时钟最高可达50mhz，支持多路复用/非多路复用32位地址数据。pci9054的内部结构框图如图1所示。

图1 PCI 9054内部结构框图

从图1可以看出，pci9054提供了三种接口:pci、eeprom和本地总线。Pci9054作为桥芯片，在Pci总线和本地总线之间提供消息，可以作为两条总线的主控设备控制总线，也可以作为两条总线的目标设备响应总线。

Pci9054有六个零等待可编程fifo存储器(FIFO)。它们分别完成pci发起的读写操作、pci目标读写操作和dma读写操作。由于先进先出内存的存在，数据可以在大量突发中传输而不会丢失。这样既能满足实时性要求，又能根据用户需要采用与pci时钟异步的本地频率。串行eeprom(serial eeprom)用于启动时初始化和配置内部寄存器。内部寄存器识别地址映射关系以及pci端和本地端的工作状态。先进先出和内部寄存器在计算机的主机或本地端统一寻址，用户可以通过两端编程访问它们的每个字节。

3.2数据传输模式

Pci9054具有灵活的数据传输模式，包括Pci主机模式、pci目标模式和dma模式。

数据传输方式的选择主要取决于硬件设计师对硬件设计的需求。当硬件设计人员选择pci发起控制时，pci9054应该是pci的工作目标，然后pci 9054的工作模式应该选择为pci从机模式。当硬件设计师选择本地端发起控制时，Pci9054成为主控设备，Pci成为pci9054的工作目标。在这种情况下，pci9054的工作模式应选择pci主机模式。Pci9054是通过dma传输数据时Pci和本地终端的主要控制设备，它自己的dma控制器可以完全独立于pc进行dma控制。此时，pci9054以dma传输模式工作。

3.3本地总线的工作模式

Pci9054本地总线可以工作在m，c，j c，j模式。

m模式是摩托罗拉公司专门为单片机设计的工作模式。在C模式下，9054芯片通过片上逻辑控制将pci的地址线和数据线分开，方便地为本地工作时序提供了多种工作模式，在系统设计中普遍使用。j模式是没有本地主机的工作模式。其优点是地址数据线不分离，严格遵循pci总线的时序。使用模式选择引脚可以选择pci9054的工作模式，176引脚pqfp封装的9054芯片的模式选择引脚为引脚156(mode1)和引脚157(modeo)。只要这两个引脚接地，就可以选择c模式；双脚连接时选择m模式；当引脚156接地且引脚157连接时，选择j模式。

4采用pci9054的pci接口电路设计

4.1接口电路硬件结构图如图2所示:

图2硬件结构图

4.2 pci9054和pci总线接口

硬件接口电路的第一部分是9054和pci插槽之间的连接信号线。这些信号包括地址数据复用信号ad[31:0]、总线命令信号c/be[3:0]和pci协议控制信号par、frame#、irdy#、trdy#、stop#、idsel、devsel#等。在电路连接中，彼此对应的信号线可以连接在一起。在pci总线信号中，除rst#、inta#~intd#外，所有其他信号都在时钟的上升沿进行采样。每个信号都有一个相对于时钟前沿的建立和保持时间。在此期间，不允许信号跳跃。一旦过了这个时间，信号的变化就无关紧要了。不同信号的建立和保持时间不同。对于ad[31:0]、par和idsel，上述时间要求仅在特定时钟沿存在。对于lock#、irdy#、trdy#、frame#、devsel#、stop#、req#、gnt#、serr#和perr#，这些信号在每个时钟前沿都有建立和保持时间。当c/be[3:0]#发送总线命令时，有必要观察第一次建立帧#时相应时钟沿上的建立时间和保持时间之间的关系。如果发送字节使能信号，则应在完成一个地址周期或一个数据周期后的每个时钟沿保证相应的建立和保持时间。

4.3 pci9054和eeprom接口

各种接口芯片都需要外部串行eeprom芯片来加载配置数据。对于串行eeprom芯片，必须选择接口芯片数据手册中给出的制造商和型号。这里选择微芯片技术公司的93lc46b。Pci9054提供四个引脚与串行eeprom相连，分别是eedi、eedo、eesk和eecs，对应93lc46b的四个引脚di、d0、sk和cs，这四对引脚可以直接相连。此外，93lc46b的vcc引脚需要连接到+5v，gnd接地。由于需要写入串行eeprom，串行eeprom应处于可编程和无保护状态，因此pe连接到高电平，pre连接到低电平。93lc46技术手册规定两个引脚的上拉和下拉电阻应该在10k左右。

4.4 pci9054和本地总线接口

在硬件电路的第三部分，pci 9054与本地终端相连。plx9054芯片本地端使用的部分引脚信号描述如下。

Lhold:适用于使用本地总线和输出信号；Lholda:响应lhold和输入信号；广告:一个新的总线访问有效地址的开始。当总线访问第一时钟被设置时，输出信号:blast:指示总线访问的最后一次传输，并且输出信号；Lw/r:高电平表示读操作，低电平表示写操作并输出信号。La:地址线。Ld:数据线。Ready:表示总线上读取数据有效或写入数据完成，用于连接plx9054等待状态发生器和输入信号。

4.5寄存器配置

设计好接口电路后，硬件设计才完成一半。Pci 9054是通用的Pci接口功能芯片，其功能可能无法满足用户的需求，因此需要设置功能寄存器，使接口电路具有特定的功能。寄存器配置包括eeprom初始化、本地功能寄存器和pci配置寄存器配置。

(1) eeprom初始化

电脑上电自检时，pci总线的rst#信号复位，plx9054内部寄存器的默认值响应。Plx9054输出本地lreset#信号并检测串行eeprom。如果串行eeprom中的前33位不全是1，则plx9054确定串行eeprom不是空，用户可以通过向9054的cntrl寄存器的29位写入1，将eeprom的内容载入plx9054的内部寄存器。配置信息(设备识别号、供应商代码号、本地总线三空的大小和三空的基址等。)应由程序员提前写入配置存储器，或者eeprom可以在p1xsdk中的plxmon下配置。

(PCI配置寄存器的配置

配置pci配置寄存器相对简单。主要填写厂商id号、设备id号、类码子系统id号和子系统厂商id号。对于pci 9054，厂商id号为10b5，设备id号为9054，子系统id号为9054，子系统ID号为10b5，类代码号为0680，表示属于其他桥接设备类。

(3)本地配置寄存器的配置

本地配置寄存器的配置是本地地址空及其本地总线属性的配置。这些配置要根据实际开发的硬件板的硬件资源来配置。设备人员配置寄存器的任务是将一个本地地址映射到一个pci地址，即当主机cpu想访问本地地址空时，需要知道其对应的pci总线地址。

4.6驱动程序开发

设备驱动程序提供了一个链接到pci板的软件接口，文件扩展名是一个带有。sys。在windows98和windows2000中，设备驱动程序必须根据windows驱动程序模型(wdm)进行设计。设备驱动的关键是如何完成硬件操作。其基本功能是完成设备初始化，读写端口，设置并响应中断，调用中断，直接读写内存。本设计中应用了基于vc++的driverworks软件，只要在其driverwizard的指导下根据硬件的具体情况设置必要的参数，就可以轻松完成驱动框架，最终可以根据具体需求添加新的类对象和所需代码。

5结束语

随着数字技术的发展，对数据传输速率的要求会越来越高。Pci9054功能强大，用户界面简单，为Pci总线接口的开发提供了一种简单的方法。设计人员只需设计本地总线接口控制电路，就可以实现pci总线的高速数据传输。

原始链接: