集成电路工艺 全球各大代工厂的逻辑集成电路工艺技术不断进步

根据2019年2月22日electroiq网站的报道，集成电路行业的发展取决于集成电路厂商能否继续为消费者提供更高性能和功能的器件。随着主流互补金属氧化物半导体(CMOS)工艺达到其理论、实践和经济极限，降低集成电路的成本比以往任何时候都更加关键和具有挑战性。2019版集成电路洞察麦克莱恩报告(2019年1月发布)对集成电路行业进行了全面分析和预测，报告显示，企业提供的逻辑器件制造技术比以往更加多元化。

英特尔——第九代处理器“咖啡湖-S”于2018年底发布。英特尔表示，这些处理器是新一代产品，但它们似乎更像增强型第八代处理器。细节不太清楚，但是这些处理器好像都是在14nm++工艺的增强版上制造的，或者可以认为是14nm++工艺。

英特尔10纳米工艺芯片的量产将于2019年加速，新的“阳光湾”系列处理器将于2018年12月上市。“阳光湾”建筑似乎已经基本取代了原定于2019年发布的10纳米“坎农湖”建筑。2020年，10nm+工艺有望量产。

TSMC-TSMC公司的10纳米finFET工艺于2016年底进入大规模生产，但随后10纳米工艺迅速过渡到7纳米工艺。TSMC认为，7纳米工艺的生命周期将比28纳米和16纳米工艺更长。

TSMC的5纳米工艺正在开发中，计划2019年上半年进入风险生产阶段，2020年实现量产。EUV技术将用于这一过程，但这不是TSMC第一次使用EUV技术。第一项EUV技术是7纳米增强版工艺。EUV技术将仅用于7纳米增强版工艺的关键层(4层)，而EUV技术将广泛用于5纳米工艺(最多14层)。7nm增强版计划在2019年第二季度进入量产。

三星-2018年初，三星开始量产第二代10纳米制程，名为10LPP(低功耗增强版)。2018年晚些时候，三星推出了第三代10nm工艺，名为10LPU(低功耗终极版)，再次提升了性能。三星采用10纳米三掩膜光刻技术。与TSMC不同，三星认为其10纳米制程的产品(包括8纳米衍生产品)将有较长的生命周期。

2018年10月，三星的7nm工艺进入风险生产阶段。该公司决定跳过7纳米工艺中的浸没式光刻，直接采用基于EUV的7纳米工艺。在公司的7纳米工艺中有8-10层EUV技术。

Grofonder-Grofonder将其22纳米完全耗尽的绝缘体上硅(FD-SOI)工艺视为其14纳米finFET技术的补充。该公司表示，22FDX(22nm FD-SOI)平台的性能与finFET非常接近，但制造成本与28nm技术相同。

2018年8月，格罗方德做出重大战略转变，宣布暂停7nm的开发，因为这个技术节点的产能成本高昂，计划采用下一代工艺的OEM客户太少。因此，该公司转移了研发工作，以进一步加强其14纳米和12纳米finFET工艺和完全耗尽绝缘体上硅(FD-SOI)技术。

在过去的50年里，集成电路技术的生产率和性能得到了显著提高。半导体行业虽然克服了之前的很多障碍，但这些障碍似乎越来越大。然而，在集成电路的设计和制造中正在开发的解决方案似乎是革命性的，而不是逐渐提高芯片的性能。(工业和信息化部第一电子研究所，李一男)