SOPC ARM,DSP,FPGA,CPLD,SOPC,SOC之间有什么区别和联系

是一种芯片，比功能更强大，可以根据需要添加外设。类似于通用cpu，但不包括台式电脑。EETOP专业博客-电子工程师自己的家u 0010 ~ u 000 FH-nu 0006 { u 0016 Xu 005 ty # y！P

主要用于计算，计算功能很强。一般用嵌入式芯片控制，用DSP计算。比如一般手机都有arm芯片，主要用来运行界面和应用。可能有两个dsp，a，mdsp，或者一个DSP，主要用于加密解密，调制解调等。

并且都是可编程逻辑器件，可以用VHDL或者verilog HDL编程。一般CPLD用的是产品术语技术，粒度比较粗。FPGA采用粒度更细的查表技术，适合触发器较多的逻辑。其实很多时候，他们是被忽略的。一般在设计ASIC芯片的时候，都是先用FPGA进行验证，然后把VHDL等程序映射到一个固定的布局来制作ASIC芯片。在设计VHDL程序时，可能会用到C仿真。

它是一个单片系统，主要特点是器件太多，设计复杂，成本高，可靠性差，因此单片系统是一个发展趋势。

它是一个可编程芯片系统，即一个单片系统可以用FPGA/CPLD来实现，比如altera的Nios软核处理器嵌入Stratix。

●FPGA与CPLD的区别EETOP专业博客-电子工程师之家(z/w0) u001af0cu004 [u0007xu001bo

比较系统并与您分享:

FPGA和CPLD虽然都是可编程的ASIC器件，有很多共同的特点，但是由于FPGA和CPLD的结构差异，它们又有各自的特点:

Cpld更适合完成各种算法和组合逻辑，fpga更适合完成时序逻辑。换句话说，FPGA更适合触发器丰富的结构，而CPLD更适合触发器有限、产品术语丰富的结构。

CPLD的连续布线结构决定了其时序延迟是均匀的、可预测的，而FPGA的分段布线结构决定了其延迟是不可预测的

③ FPGA编程比CPLD灵活。用固定互连电路修改逻辑函数来编程CPLD，主要通过改变互连线的布线来编程FPGA。Fpga可以在逻辑门下编程，CPLD在逻辑块下编程。

④ FPGA比CPLD集成度更高，布线结构和逻辑实现更复杂。

⑤ CPLD比FPGA使用更方便。CPLD的编程采用E2PROM或FastFlash技术，不需要外接存储芯片，使用方便。但是FPGA的编程信息需要存储在外部存储器中，使用方法比较复杂。

⑥ CPLD比FPGA快，时间可预测性更大。这是因为FPGA在门级编程，CLB采用分布式互连，而CPLD在逻辑块级编程，逻辑块之间的互连是集总的。

⑦在编程模式下，CPLD主要基于e2prom或闪存，编程次数可达10000次。优点是当系统断电时，编程信息不会丢失。可编程逻辑器件可分为程序员编程和系统编程。大多数FPGAs都是基于SRAM编程的，系统断电时编程信息丢失。每次系统通电时，编程数据都应该从设备外部重写到静态随机存取存储器中。其优点是可随时编程，工作中可快速编程，实现板级和系统级的动态配置。

⑧ CPLD保密性好，FPGA保密性差。EETOP专业博客-电子工程师自己的家u 001 cf u 000 fs4v 8s-o

⑨一般情况下，CPLD的功耗比FPGA大，集成度越高越明显。

随着复杂可编程逻辑器件(CPLD)密度的不断增加，数字器件设计人员在大规模设计时更加灵活和容易，产品可以快速进入市场。很多设计师都感受到了CPLD的优点，比如使用方便，定时可预测，速度快。但是在过去，由于CPLD密度的限制，他们不得不求助于FPGA和ASIC。现在设计师可以体会到密度几十万的CPLD带来的好处。

CPLD结构在一条逻辑路径中使用1到16个产品术语，可以预测大型复杂设计的运行速度。所以原设计的运行是可预测的、可靠的，很容易修改设计。CPLD性质灵活，时序简单，路由性能优异。用户可以改变他们的设计，同时保持引脚输出不变。与FPGA相比，CPLD的I/O更多，体积更小。

现在的通信系统使用很多标准，设备必须根据客户的需求配置支持不同的标准。CPLD可以进行相应的调整，支持多种协议，并随着标准和协议的演进而改变功能。这给系统设计人员带来了极大的便利，因为他们可以在标准完全成熟之前设计硬件，然后修改代码以满足最终标准的要求。CPLD的速度和延时特性比纯软件好，NRE成本比ASIC低，更灵活，产品上市更快。CPLD可编程方案的优点如下:

●丰富的逻辑和内存资源(赛普拉斯Delta39K200的RAM超过480 Kb)EETOP专业博客-电子工程师自己的家u0006

● EETOP具有冗余路由资源的灵活时间序列模型专业博客——电子工程师之家

●可灵活改变引脚输出

●可在重新编程后安装在系统上

● EETOP专业博客，大量I/O-u001D，电子工程师之家

● EETOP集成内存控制逻辑专业博客，性能有保证——电子工程师自己的家

●提供单片CPLD和可编程PHY方案的EETOP专业博客——电子工程师自己的家

由于这些优点，设计建模成本低，在设计过程的任何阶段都可以增加设计或改变引脚输出。电子工程师自己家的CPLD是一个结构粗粒度的可编程逻辑器件，很快就能上市。它具有丰富的逻辑资源(即逻辑门与寄存器的高比例)和高度灵活的路由资源。CPLD的路由连接在一起，FPGA的路由是分的。FPGA可能更灵活，但是包含了很多跳线，所以比CPLD慢。EETOP专业博客——电子工程师自己家里的CPLD是以集群阵列的形式排列的，通过水平和垂直的路由通道连接。这些路由通道向设备的引脚发送信号或从引脚接收信号，并连接CPLD内部的逻辑组。CPLD之所以叫粗粒度，是因为逻辑组大于路由数。CPLD的逻辑组远大于FPGA的基本单元，所以FPGA是细粒度的。

EETOP CPLD功能块专业博客-电子工程师自己家u0010Ou0003Wu001DU9I6Xu001Fh

CPLD最基本的单元是宏单元。宏单元包含一个寄存器(使用多达16个产品术语作为其输入)和其他有用的特性。

因为每个宏单元使用16个乘积项，所以设计人员可以部署大量的组合逻辑，而无需添加额外的路径。这就是为什么CPLD被认为是“逻辑丰富”的原因。

宏小区以逻辑模块(LB)的形式排列，每个逻辑模块由16个宏小区组成。宏单元执行“与”运算，然后执行“或”运算，以实现组合逻辑。

每个逻辑组有八个逻辑模块，所有逻辑组都连接到同一个可编程互连矩阵。

每个组还包含两个单端口逻辑组内存模块和一个多端口通道内存模块。前者每个模块有8，192b内存，而后者包含4，096b专用通信内存，可配置为单端口、多端口或带专用控制逻辑的先进先出。

CPLD有什么好处？EETOP专业博客-电子工程师自己的家(o-kft2？:j5X1lu0017Ku0005Wu0017Zu0017I

有许多输入/输出系统

u 0011 o ru 0011 qu 0012 Lu 001dg 5l；QGuestCPLD的一个好处是，在给定的设备密度下，它可以提供更多的I/O数量，有时甚至高达70%。EETOP时间序列模型很简单

它优于其他可编程结构，因为它有一个简单和可预测的时序模型。这个简单的时间序列模型主要归功于CPLD的粗粒度。

CPLD可以在给定时间内提供大范围的相等状态，与路由无关。这种能力是设计成功的关键，不仅可以加快初始设计工作，还可以加快设计和调试过程。EETOP专业博客-电子工程师之乡粗粒度CPLD结构优势EETOP专业博客-电子工程师之乡:CPLD是粗粒度结构，意味着进出设备的路径通过的交换机更少，延迟也相应小。因此，与等效FPGA相比，CPLD可以工作在更高的频率，性能更好。CPLD的另一个优点是软件编译速度快，因为其易于布线的结构使得布局设计任务更容易执行。

细粒度FPGA结构的优势

FPGA是细粒度的结构，也就是说每个单元之间有细粒度的延迟。如果少量逻辑紧密排列在一起，FPGA还是挺快的。但是随着设计密度的增加，信号要经过很多交换机，路由延迟也迅速增加，从而削弱了整体性能。而CPLD的粗粒度结构可以适应设计布局的变化。

灵活的输出引脚

CPLD的粗粒度结构和时序特性是可预测的，所以设计人员在设计过程的后期仍然可以改变输出引脚，而时序保持不变。

新的CPLD封装EETOPCPLD有多种密度和封装类型，包括单芯片自引导方案。自引导方案在单个封装中集成了闪存和CPLD，无需外部引导单元，降低了设计复杂度，节省了电路板空。在给定的封装尺寸内，共享引脚输出的器件密度更高。这为设计人员提供了在不改变板上引脚输出的情况下“放大”设计的便利。

●其实工作量特别大的运算一般都是用FPGA/ASIC来实现的。

比如在手机的基带芯片中，芯片级的操作一般由FPGA/ASIC来完成，

而位级运算要用DSP来实现。

原始链接: