寄存器和存储器的区别 单片机常用名词解释与常用逻辑电路

MCS-51系列单片机

MCS-51系列单片机分为两个系列，即51系列和52系列。

51子系列:基本型。根据片上ROM的配置，对应的芯片有8031、8051、8751、8951

52个子系列:增强型，根据片上ROM的配置，对应的芯片有8032，8052，8752，8952

这两个系列单片机的主要硬件特点如下:

2.或非门

将“或”门与“非”门相连构成“或非”门。

根据或门和非门的逻辑功能，可以列出与非门逻辑关系真值表。其逻辑功能的特点是:“当所有输入为0时，输出为1；只要输入有1，输出就是“0”。

真值表如下:

3.异或门

异或门只有两个输入和一个输出。

其逻辑功能的特点是:“当两个输入之一为0，另一个为1时，当两个输入都为1或都为0时，输出为0”。

真值表如下:

异或门的作用是比较两个信号，判断是否相同。当两个输入信号不同时，即一个为高电平，一个为低电平时，输出为高电平。相反，当两个输出端的信号相同时，即信号为高或低时，输出为低。".

引发

触发器是计算机存储设备的基本单元，具有“记忆”先前输入的功能。触发器可以存储一位二进制代码。下面简单介绍一下计算机中常用的一些触发器。

一个

R-S触发器

R-S触发器的逻辑符号如下图所示，它有两个输入和两个输出。其中s为置位信号输入端，r为复位信号输入端；q和q不是输出端。Q高Q不低时，触发器处于1状态。否则为0状态。真值表如下。

2

d触发器

d触发器也叫数据触发器。其逻辑符号如下图所示。r和S分别被强制设置为0和1。当时钟脉冲CLK的上升沿到来时，触发器的状态由D端的状态决定。D=1时，触发器处于1状态；否则为0状态。真值表如下

三

J-K触发器

J-K触发器的逻辑符号如下，r和s分别被强制置0和1。k是同步0输入端，j是同步1输入端。当时钟脉冲CLK的下降沿到来时，触发器的状态由J和K端的状态决定，其真值表如下

J-K触发器的逻辑功能非常全面，因此广泛应用于各种寄存器、计算器、逻辑控制等。但在某些情况下，如二进制计数、移位、累加等，经常使用D触发器。由于D触发器电路简单，所以广泛应用于移位寄存器中。

暂时存储区

寄存器由触发器组成，触发器是一位寄存器。多个触发器可以形成一个多位寄存器。由于寄存器在计算机中的作用不同，所以命名也不同。通常使用缓冲寄存器、移位寄存器和计数器。下面我们将简要介绍这些寄存器的电路结构和工作原理。

一个

缓冲

它用于临时存储某些数据，以便可以在适当的节拍和给定的计算步骤下输入或输出到其他存储单元。下图是由四个D触发器组成的并行输入并行输出的4位缓冲器的电路原理图。

上图中J和K的所有输入端都是浮动的，相当于J和K的两个输入端都设为1的状态，也就是你们都准备好翻转了。时钟脉冲边沿一到达，最右边的触发器就会翻转，即Q从0变为1或从1变为0。

上图这个计数器是4位，所以可以从0计数到15。如果你想计数更多的数字，你需要增加位数。例如，8位计数器可以从0计数到255，16位计数器可以从0计数到65535。

四

三态门(三态缓冲器)

为了减少信息传输线的数量，大多数计算机中的信息传输线采用总线的形式，即所有要传输的相似信息都经过同一组传输线，信息以分时方式传输。计算机中一般有三组总线，即数据总线、地址总线和控制总线。为了防止信息相互干扰，要求挂在总线上的寄存器或存储器的传输端不仅可以呈现0和1两种信息状态，还可以呈现第三种状态——高阻抗状态(也称高阻状态)，即此时看起来它们的输出是断开的，对总线状态没有影响，此时总线可以被其他设备占用。三态门可以实现上述功能。除了输入和输出端子外，它还有一个控制端子。请看下图。

当控制端E=1，输出=输入，则总线由器件驱动，总线上的数据由输入数据决定；

当控制端E=0时，输出端处于高阻抗状态，器件对总线没有影响。当寄存器的输出端连接到三态门，然后三态门的输出端连接到总线时，形成三态输出级寄存器。下图显示了一个4位三态输出缓冲寄存器。因为这里使用单向三态门，所以数据只能从寄存器输出到数据总线。如果要实现双向传输，应该使用双向三态门。