【gs电路中表示什么意思】场效应晶体管的理论与实践

摩托罗拉AN211A

介绍

有两种类型的场效应晶体管、结场效应晶体管(JFET)和“金属氧化物半导体”场效应晶体管(MOSFET)或绝缘栅场效应晶体管(IGFET)。这些设备的工作原理(电场控制电流)非常相似。——的主要区别是控制因素的生产方法。但是，由于这些差异，设备特性存在显着差异，电路设计中必须存在差异。在本说明中对此进行了说明。

结场效应晶体管(JFET)

最简单的形式，连接场效应晶体管从掺入电阻器的硅棒开始(图1a)。一般来说，注入电流的终端称为源极。因为在FET的情况下，电流来自这个极点。另一端称为漏水。源极和漏极之间的电流与阳极间材料的电阻和漏-源电压有关。在图1b中，P型区域扩散到图1a中的N型基板，在源与漏之间留下了N型通道。(可以更换所有材料类型，形成互补的P型零件。)这些P型区域用于控制源和泄漏之间的电流，因此称为栅极区域(栅极)。

与其他p-n结一样，如果节点存在反向偏差，则p-n交点周围会出现耗尽区域(图1c)。随着反向压力的增加，枯竭的区域彼此相遇，向通道扩散，直到源和漏之间产生几乎无限的阻力。

当栅极电压为0V时，在源与漏(图1d)之间施加外部电压时，通道的漏电流沿栅极表面设置相反偏差，使其与通道平行。泄漏-随着源电压的增加，耗尽的区域再次扩散到通道，这是因为通道的电压下降使PNA反向偏移。随着VDS的增加，贫化区将增加到相遇为止，因此电压的进一步增加将被泄漏的贫化区抵消。通道电阻有效增加，防止泄漏电流进一步增加。导致此电流限制的泄漏-源电压称为“钳制”电压(Vp)。进一步增加的泄漏源电压只会略微增加泄漏极电流。

0栅极-源电压(VGS)中泄漏电流(ID)和泄漏-源电压(VDS)的变化如图2a所示。在低电流区，泄漏电流与VDS呈线性相关。ID增加时，“通道”开始耗尽，ID曲线的斜率降低。如果VDS与Vp相同，则ID将保持相对恒定，直到达到“饱和”和泄漏极雪崩电压VBR(DSS)。当反向电压应用于电网时，由于反向偏转门导致的耗尽区域扩散到VDS生成的传导区域，因此在低ID级别(图2b)发生信道闭合。因此，减少所有VDS值的最大电流。

图1结场效应晶体管的演化

图2泄漏电流特性

杂质扩散到半导体晶片两侧是困难的，因此使用单端几何图形代替上述双面结构是常见的。这种形状的扩散(图3)只发生在一侧。基材是p型材料，n型沟生长在上部。然后，p型格栅扩散到n型表观通道。接触金属化形成电极。

图3单端几何结构的节点FET

图1中的栅极2人衬底具有较低的电阻材料，最大限度地提高增益。为了同样的目的，1号门的电阻率非常低，耗尽区域主要扩散到N型通道。大多数情况下，网格是内部连接的。四极器件也可以用这种方法实现互连。

莫尔斯场效应晶体管(MOSFET)

金属氧化物半导体(MOSFET)的工作控制机制与JFET略有不同。图4显示了开发。基板是电阻高的p型材料，

如2N4351。这一次，两个单独的低电阻 n 型区域（源和漏极）扩散到基板中，如图 4b 所示。接下来，结构表面覆盖着绝缘氧化物层和氮化物层。氧化物层作为 FET 表面的保护涂层，使沟道与栅隔离开来。然而，氧化物受到钠离子的污染，钠离子在所有环境中都不同数量地存在。这种污染会导致器件特性的长期不稳定和变化。氮化硅对钠离子不渗透，因此用于保护氧化物层免受污染。切入对氧化物和氮化物层打孔，允许金属接触源和漏极。然后，栅极金属区域覆盖在绝缘层上，覆盖整个沟道区域，同时，金属与漏极和源极的接触也如图 4d 所示。与覆盖沟道的金属区域的接触是栅极。请注意，金属没有通过氧化物和氮化物进入衬底的物理渗透。由于漏极和源极由衬底隔离，因此在没有栅极电压的情况下，任何漏-源电流都极低，因为该结构类似于背对背连接的两个二极管。

栅极的金属区域形成具有绝缘层和半导体沟道的电容器。金属区域是顶板：衬底和沟道是底板。

图4增强模式 N 通道 MOSFET的演变

对于图 4 的结构，请考虑栅加正电势（见图 5）。金属氧化物电容器金属侧的正电荷在半导体侧诱导相应的负电荷。随着闸门正电荷的增加，半导体中的负电荷"诱导"增加，直到氧化物下方区域有效地成为 n 型半导体区域，电流可以通过"诱导"沟道在漏极和源极之间流动。换句话说，漏电流被栅极电压"加强"。因此，漏电流可以通过栅极电压调节：即通道电阻与栅电压直接相关。n 沟道结构可以通过倒置材料类型更改为 p 沟道器件。

图5 沟道增强。正栅电压的应用导致少数载电载体在基板中的再分配，并导致在源极与漏极之间形成导电通道

图6显示了 MOSFET 的等效电路。在这里，Cg（ch） 是代表氮化物-氧化物分布式栅到沟道的电容。Cgs 是金属栅区域重叠源的栅-源电容，而 Cgd 是金属栅区域重叠漏极的栅-漏电容。Cd（sub）和Cs（sub）是从漏极及源极到衬底交叠电容。Yfs 是漏电流和栅-源电压之间的传输导纳。调制的沟道电阻为 rds。RD 和 RS 是漏和源的体电阻。

图6 增强模式 MOSFET 的等效电路

MOSFET 的输入电阻特别高，因为栅充当电容器，泄漏电流非常低（Rin 1014 Ω）。输出阻抗是 rds（与栅电压相关）和漏和源体电阻 （RD 和 RS） 的函数。要打开 MOSFET，必须向栅-沟道电容、Cg（ch） 和米勒电容（Cgd）充电。在打开时，必须排放漏-衬底电容Cd（sub）电荷。衬底的电阻决定了此电容的峰值放电电流。

刚才描述的 FET 称为增强型 MOSFET 。耗尽型 MOSFET 可采用以下方式进行：从图 4 的基本结构开始，在源极和漏极之间扩散中度电阻 n 沟道，以便当闸门电位为零伏时，漏电流可以流动（图 7）。这样，可以使MOSFET具有消耗特性。对于正门电压，结构与图 4 的设备一样增强。随着负栅电压，增强过程被逆转，通道开始耗尽载流子，如图8所见。与 JFET 一样，漏电流首先耗尽了离漏极最近的沟道区域。

因此，图 7 的结构既是耗尽模式，也是增强模式器件。

图7 耗尽型MOSFET结构(此类型的器件可设计为在增强和耗尽模式下运行)

图8 沟道耗尽现象(加负栅电压引起分布式通道中少数载流子的再分配，降低有效沟道厚度，导致沟道电阻增加)

工作模式

FET的运行方式有两种基本模式——耗尽和增强。如前所述，耗尽模式是指由于栅极电压变化而使沟道中的载流子减少。增强模式是指由于栅极电压的应用，沟道中载流子的增加。第三种类型 FET，可在耗尽和增强模式下运行。

通过检查图 9 的传输特性，可以最容易地理解这些模式之间的基本差异。耗尽模式器件具有相当大的零栅电压的漏电流。通过在栅终端上施加反向电压来减少漏电流。耗尽型 FET 不具有正向栅电压。

耗尽/增强模式型器件还具有相当大的漏电流，栅电压为零。此类型器件在前向区域中定义，并且可能具有可用于相当大的栅电压的前向特性。请注意，对于结型 FET，漏电流只能通过正栅电压增强，直到栅-源 p-n 结变成前向偏置。

第三种类型的 FET 仅在增强模式下运行。此 FET 具有极低的漏电流，用于零栅源电压。漏电流传导发生在大于某阈值的 VGS（th）值中。对于大于阈值的门电压，传输特性类似于耗竭/增强模式 FET。

电气特性

由于场效应器件的基本操作模式与传统结晶体管有很大不同，术语和规格必然不同。有必要了解 FET 术语和特征，以便从数据表规范中评估其比较优点。

静态特性

静态特性定义了在应用直流操作条件下有源器件的运行。主要感兴趣的是指示控制信号对输出电流的影响的指标。VGS–ID传输特征曲线在图9中对三种类型的FET进行了说明。图 10 列出了通常用于描述这些曲线的数据表规格，以及产生指示规格的测试电路。

另外一个感兴趣的是四极管器件，其中两个门可单独控制，用于应用控制信号。结的相关规格是定义当其中一个栅极连接到源极并偏置电压应用于第二个栅极时的漏极电流。这些通常被指定为VG1S（关闭）、栅极1-源截止电压（门2连接到源）和VG2S（关闭）、栅极2-源截止电压（门1连接到源）。截断漏极电流所需的栅极电压 始终高于连接两个栅极的三极管连接情况。

穿透电压是另一种特适用于四极管器件的规范。这定义了在一个门的耗尽区域扩散到另一个门的交界处之前，可能施加在两个闸门上的差额电压量，导致栅极电流增加到一些小指定值。显然，穿透电压是一个不受欢迎的条件，因为它导致输入阻力降低，由于增加的栅流，和大量的穿透电流可以摧毁FET。

栅极泄漏电流

电路设计人员感兴趣的是有源器件的输入电阻。对于 FET，此特征以 IGSS 的形式指定 - 反偏栅源电流，将漏源短路（图 11）。正如可以预料的，由于反向偏置 p-n 结（在 JFET 的情况下）和电容（在 MOSFET 中）的泄漏电流非常小，输入电阻极高。在25°C的温度下，JFET输入电阻为数百兆欧，而MOSFET的输入电阻甚至更大。但是，对于结型器件，当温度升高到 150 °C 时，输入电阻可能会降低多个数量级。因此，此类设备在两个温度下指定了栅极泄露电流。绝缘栅 FET 不会受到温度的严重影响，即使在高温下，其输入电阻仍然极高。

栅极泄漏电流也可指定为IGDO（在栅极和漏极之间泄漏，源极开路），也可以指定为IGSO（栅极与源极之间泄露电流，漏极开路）。这些通常导致泄漏电流值较低，并不代表最坏的情况。因此，IGSS 规范通常由用户首选。

图9 三种 FET 类型的传输特征和相关图示指标

图10 上述曲线、表和测试电路定义了三种 FET 类型的静态特征

图 11. 漏电流测试电路

击穿电压

一系列指标来表示可能应用各种FET的最大电压。主要有以下几个方面：

V(BR)GSS = 栅-源击穿电压

V(BR)DGO = 漏-栅击穿电压

V(BR)DSX = 漏-源击穿电压（MOSFET）

此外，还有等级和规格，指示在单独的栅极、漏极和源极（用于三极管器件）之间可能施加的最大电压。显然，并非所有这些规格都存在于每个数据表上，因为其中一些规格以某种不同的形式提供相同的信息。但是，通过了解各种击穿机制，读者应该能够解释每个规格和等级级的意图。例如：

在结型 FET 中，任何两个电极之间可能施加的最大电压是导致栅结击穿或雪崩的最低电压。为了测量 V(BR)GSS（图 12a），在栅和源之间施加了越来越高的反向电压。结击穿用栅电流（IGSS 以外）的增加表示，这标志着雪崩的开始。

测试电路

一些反馈会显示出，对于结FET，V(BR)DGO指标确实提供了与V(BR)GSS相同的信息。对于此测量，在漏-栅之间施加增加的电压。当这个施加的电压变得足够高时，漏极将陷入雪崩，这要么显示漏极电流显著增加，要么显示栅极电流增加（IDGO以外）。对于V(BR)DGO和V(BR)GSS 指标，击穿通常在相同的电压值发生。

从图 2 中可以看到，当栅极反向偏置时，雪崩发生时的 VDS 值较低，而零偏置情况则相反。这是由于反偏栅电压增加了漏极电压，从而增加了结的有效电压。因此，可应用 VDS(max)的漏-源电压的最大等于V(BR)DGO减去VGS，表示应用反向偏置栅电压的雪崩。

对于 MOSFET 来说，击穿机制有些不同。例如，考虑图 5 的增强模式结构。在这里，栅极完全与漏、源和沟道隔离，由氧化氮层隔开。因此，栅极与任何其他元件之间的击穿电压取决于此绝缘层的厚度和纯度，并代表将实际击穿该层的电压。因此，电压单独指定。

漏到源的击穿是另一种情形。对于增强模式设备，由于栅连接到源（切断条件）且衬底，漏极和源极之间没有有效的通道，漏源电压出现在两个相对的二极管，以源对衬底和衬底到漏极结为代表。随着漏极电压的增加，漏极电流仍保持在非常低的水平（皮安级别），直到漏电压达到导致二极管反向（雪崩）击穿的电压。此特定情况（以 V(BR)DSS 表示，ID 的增加高于 IDSS 级别，如图 12b 所示。

对于耗尽/增强模式器件，V(BR)DSS 符号有时被 V(BR)DSX 替换。请注意，两个符号之间的主要区别是将最后一个子脚本替换为子脚本 x。而 s 通常表示门短于源，x 表示栅偏向于截止。要实现这些器件的切断，必须将耗尽的偏置电压应用于栅，图 12b。

开关 FET 的一个重要静态特性是"开"漏源电压 VDS(on)。MOSFET 的这一特性是 VGS 的函数，类似于结晶体管的 VCE(sat)和 IB 特性。这些特性的曲线可用作设计指南，以确定实现指定输出逻辑级别所需的最低门电压。

动态特性

与静态特性不同，场效应晶体管的动态特性同样适用于所有 FET。然而，动态特征的条件和呈现在很大程度上取决于预期的应用。例如，下表指示充分描述各种应用的 FET 所需的动态特征。

yfs 前向跨导是场效应晶体管的关键动态特征。它是音频和射频电路中的基本设计参数，是器件广泛认可的参数。

由于场效应晶体管具有许多类似于真空管的特性，而且由于许多工程师对真空管参数仍然比较熟悉，因此通常指定用于管子跨导的符号gm，而不是 yfs。为了进一步混淆事情，"g"学校还使用了各种子描述。除了gm，一些数据表显示gfs，而其他数据页甚至显示g21。

无论使用何种符号，yfs 都会定义输入信号电压与输出信号电流之间的关系：

该单位为mho-电流除以电压。图13是一个典型结FET的yfs测试电路。

图 13. 典型的yfs测试电路

作为场效应器件的一个特征，yfs 的指定为 1 kHz，VDS 与 ID(on)或 IDSS 的特性相同。由于 yfs 具有实部和虚部，但低频的实部主导，因此 1 kHz 特性以绝对量级给出，并指示为|yfs|。

有趣的是，由于ID-VGS特征中的非线性，yfs与ID差异很大。对于典型的 n 通道，JFET 的这种变化在图 14 中进行了说明。显然，必须仔细选择工作点，以提供所需的 yfs 和信号摆动。

图14 典型 JFET 的前向传输导纳与漏电流

对于四极 FET，数据表上通常指定三个 yfs 测量值。其中之一，即两个栅接在一起，提供了一个yfs值的条件，其中一个信号同时应用于两个门：其他的为两个门分别提供yfs。一般来说，将两个门接在一起，yfs 更高，并且可以在给定电路中实现更多的增益。然而，由于电容增加，增益带宽积要低得多。

对于 rf 场效应晶体管，有时在工作频率最高或接近最高频率时指定 yfs 的附加值。此值还应与用于 ID(on)或 IDSS 的电压条件相同。由于器件虚部在射频中的重要性，高频 yfs 规格应该是一个复数的表示，并且应该在规格表中或通过显示典型变化的曲线给出，如MPF102 JFET 的图 15。

图15 前向传输导纳与频率关系图

这个高频 yfs 的实部， Re(yfs) 或 G21， 通常认为是一个重要的参数。

yos另一个提供与真空管类似的 FET 参数是 yos，输出导纳：

在这种情况下，类似的管参数是rp-即，yos =1/rp。对于耗尽模式器件，yos 使用栅和源接地测量（见图 16）。对于增强模式器件，它以某些指定的 VGS 进行测量，允许大漏极流。

与yfs一样，许多表达式也用于yos。除了明显的相似之处，如y22，gos和g22，它有时也被指定为rd，其中rd=1/yos。

图16 耗尽型 FET 的 yos 测量电路

测量yos的电压和频率与测量yfs的电压和频率完全相同。与 yfs 一样，它是一个复数，指定为 1 kHz 的量级，并在高频率下以复数形式指定。

µ与 yos 和 yfs 密切相关的是放大因子， μ：

放大因子不显示在场效应晶体管规格书上，但可以用yfs/yos计算。对于大多数小信号应用 ，μ 几乎没有电路意义。然而，它确实作为现场效应晶体管制造过程质量的一般指示。

Ciss 源电路输入电容，Ciss，在低频场效应晶体管中取代了yis。这是因为 yis 在低频下完全电容。Ciss 在图 17 的电路中为三极 JFET 进行方便的测量。与 yfs 一样，四极管器件需要两次测量。

图17 Ciss测量电路

在高频，yis 的实部变得非常重要，因此 rf 场效应晶体管应具有复数的 yis，与其他高频参数相同。对于四极的 rf FET，需要读取 栅2 到源和栅1 与栅2连在一起的参数都 。

在开关应用中，Ciss 非常重要，因为大电压摆动在栅极出现，横跨Ciss 。因此，在有效启动之前，输入必须向 Ciss 充电。

Crss反向传输导纳 （yrs） 不显示在 FET 数据表上。相反，Crss，反向转移电容，在低频指定。由于现场效应晶体管几乎在整个可用的 FET 频谱上保持完全电容性和相对恒定，低频电容是一个合适的指标。Crss 由图 18 的电路测量。对于四极 FET，应指定 1 号栅和2号栅连在一起。

图18 Crss测试电路

同样，对于开关应用，Crss 是一个关键特征。与结晶体管的 Cob 类似，Crss 必须在切换间隔期间充电和放电。对于直斩波应用程序，Crss 是斩波驱动器的馈通电容。

Cd(sub) 对于MOSFET来说，漏极衬底结电容成为影响开关特性的一个重要特征。Cd(sub)与开关电路中的负载并连，必须在开关间隔期间在两个电平之间充电和放电。

Noise Figure (NF) 与所有其他有源器件一样，场效应晶体管会产生一定量的噪音。场效应晶体管的噪声系数通常在数据表上指定为"点噪声"，指特定频率的噪声。噪声系数会随频率和设备输入的电阻而变化。图 19 中说明了器件2N5458此类变化。从此图中，设计师可以预测其设计中固有的噪声水平。

图19 具有频率和源电阻的 FET 噪声图

rds(on) 沟道电阻用沟道体电阻串联漏极及源极来描述。从应用的角度来看，它主要对于开关和斩波电路很重要，因为它会影响切换速度并决定输出水平。沟道电阻有时表示为 rd(on)以及 rDS 和 rds。然而，在这两种情况下，JFET 通过将栅与源连接在一起、设置所有终端等于 0 Vdc 以及将交流电压从漏极到源极施加（见图 20）来测量。交流电压的幅度应保持在较低水平，以免在沟道中出现夹断。在增强模式下，可使用直流栅偏置测量绝缘栅 FET。

图 20.测量 JFET 沟道电阻的电路

应用

器件选型

显然，不同的应用要求不同的指标侧重，以便很难用一个简单的特性，来适应所有用途。然而，为了确定对各种应用最重要的特征，我们已尝试*允许对竞争器件进行快速的一阶评估。

最重要的FET 参数（适用于任何放大器应用的参数）是 yfs。此参数（或其许多变化之一）在大多数数据表上都作了指定，但需要进行一些评估才能得出合理的比较。例如，在大多数 JFET 数据表上的电气特征表中，yfs 在 IDSS （VGS = 0） 中指定，对于 JFET 器件，yfs 是最大的。图 14 说明了这一点，其中绘制了 yfs 作为 ID 函数的典型变体。对于某些小信号应用程序，IDSS （VGS = 0） 点实际上可以用作直流操作点，因为小信号在前向偏置区域实际上不会导致栅源结正向偏置。然而，在大多数实际用途中，有一些偏差，以适合预期的信号摆动：它认为是偏置增加导致的yfs下降。

此外，还可以看到，随着 IDSS 的增加，最大 yfs 会增加，因此，yfs在何处最大很重要，通常可取具有高 IDSS 规格的器件。

另一方面，功耗是一个需要考虑的因素，则提出了 yfs/VGS(off) IDSS的参数。此参数不仅包括 IDSS，如果功率耗散较低，则该参数应较低，而且还包括 VGS(off)，这表明输入电压摆动最大。由于信号峰值由 VGS = VGS(off)） 和 VGS = 0 表示，VGS(off)越低，参数值越高。而且，对于需要大信号摆动的放大器应用，V(BR)GSS/VGS(off)（假设 VGS(off)是"夹断"电压）是一个令人满意的参量，因为它表示最大和最小漏电压的比例。

* Christiansen, Donald, “Semiconductors: The New Figures of Merit,” EEE, October, 1965.

对于高频电路，输入电容（Ciss）和米勒效应电容（Crss）变得很重要，因此 yfs/(Ciss + Crss) 来衡量器件性能。对于开关和斩波器电路，这个参数通常不用。在这里，Ciss, Crrs, Cd(sub)和rds的幅值是主要感兴趣参数。

电路

能够使用 FET 的电路类型实际上是各式各样的。事实上，许多设计用于使用小信号五极管的电路只需稍作修改即可使用 FET。例如，图 21 中的电路显示了广播频段自动收音机的典型 rf 级。在此电路中，MPF102通道JFET取代了通常使用的12BL6五极管。这两个器件的规格，包括 AGC 特性，非常相似，足以在图 21 的电路中充分执行。

在音频应用中，2N5460 等场效应晶体管可与高压双极晶体管相结合，以制作简单的线控留声放大器，如图 22 中显示的音响放大器。陶瓷拾音通过可变电位器连接到场效应晶体管。晶体管的收集电流，反过来，是由在FET源的电位器设置。通过适当的双极输出晶体管，电路可直接从修正的线路电压驱动，而 FET 的低电压可从电源线中的分压中获得。

图23显示三个基本的斩波电路。更复杂的级联电路 （24c） 的优点是平衡 FET 的泄漏电流，以减少电压误差，并用于实现高斩波频率。从应用的角度来看，FET 电路优于结晶体管电路，因为 FET 开启时没有偏移电压。然而，在负侧，场效应晶体管斩波器通常具有比结晶体管更高的串联电阻(rds(on))。

随着更新和更好的 FET 的引入，以及越来越多的设计师学会使用它们，FET 的应用范围应该会大大扩大。

由于其高输入阻抗性，场效应晶体管将在低阻抗结晶体管通常最不成功的仪器仪表和音频应用的输入电路中发挥重要作用。

图 21. 广播的射频级

图22 线性工作的音频放大器

图23 FET斩波器电路