【电路图中hr指什么】高压大功率挤压式IGBT器件封装技术综述

0简介

高压大功率挤压型IGBT部件结合IGBT和GTO的优点，具有功率密度高、寄生电感低、双面冷却、失效短路等特点，适用于柔性直流输电等高压大容量回流设备。挤压式IGBT零件的封装格式源自GTO的“Hockey Puck”封装结构。1992年，ABB将GTO挤压封装概念引入IGBT、MCT等芯片封装中。1993年，富士提出了-Stack挤压包装概念[8]，此后Toshiba、Westcode等公司还对挤压包装结构进行了广泛的研究。另外，日本三里大学、意大利帕尔马大学、Kinnitz工业大学等也对压接型IGBT零部件封装关键技术进行了研究。目前，国际上商用的压合式IGBT部件主要有ABB的StakPak系列、Toshiba的IEGT系列和Westcode的Press PackIGBT系列，三个系列部件的最大电压电流等级已经达到4.5kV/3kA。国内进行了压接型IGBT零部件开发，主要有中车主时代电气、全球能源互联网研究院、华北电力大学等。

由于国内开发高压大功率挤压型IGBT零部件起步晚，包装理论和技术方面基础薄弱，目前国内还没有完全掌握压合型IGBT零部件的包装技术，很多核心技术仍然掌握在国外几家大型半导体制造企业手中。随着新能源的深入开发和柔性直流输电技术的广泛应用，对新一代电力电子电力系统的大功率挤压型IGBT设备的需求将越来越大。因此，开发国产高压大功率挤压型IGBT组件对于提高我国新能源利用比例和电网稳定性，降低输电成本具有重要意义。

本文以压接型IGBT封装技术为核心，在现有公开专利、文献等基础上，总结了ABB、Fuji、Toshiba、Westcode四家零部件制造商早期开发压接型IGBT零部件时出现的封装问题及解决方法。接着根据封装技术的特点，将高压大功率挤压型IGBT零部件封装过程中的主要问题分为三个，提出了需要深入研究的方向。最后，提出了比较传统商业化挤压型IGBT零件的压力IGBT零件性能的判定，为后续零件的开发提供参考。

1压力IGBT封装技术的发展

1 . 1 a b-stak pak IGBT模块

20世纪90年代，随着芯片大小的增加，芯片得率降低了。为了提高芯片利用率，ABB的JensGobrecht等人在1992年首次提出了使用多个小芯片并行替代晶圆的压力封装结构[7]，并指出该封装结构可用于IGBT、GTO、MCT、MOSFET等半导体芯片。包装基本结构如图1所示。其中A和B分别代表两种不同的半导体芯片。一个用于正向传导，另一个用于反向传导。

上述封装结构参照GTO的封装形式，是如图2所示的刚性挤压封装。但问题是，如果各支的高度不一致，芯片表面的机械压力不一致，芯片可能受损。因此，1996年，Kurt Faller等人在此基础上提出了弹性压力的概念。弹性封装结构减少了对零件表面平行度的要求，也减少了对芯片、零件等的厚度一致性要求。同时，Thomas Lang等为了提高装置的长期失效短路能力，建议在芯片的集电极或发射极上再增加一层金属，如图3所示。这种金属层可以与Si半导体芯片形成共晶化合物，形成导电通道。但是上述金属层的引入增加了仪器的热-机械疲劳问题。因此，Satish Gunturi等人提出，将添加金属层的材料转变为金属基复合材料，提高了机器的机械强度，增加了蠕变性，提高了模块的整体可靠性。

2001年，ABB推出了适用于电力系统的5.2kV/2kA大功率挤压型IGBT装置。该装置采用灵活挤压的概念，对芯片的机械压力和应用于整个零件的外部机械压力进行解密。具有简便的连接功能，适用于冗余设计、失效短路和防爆。此后，通过优化芯片和封装结构，ABB进一步提高了部件的正常开关安全工作区、短路安全工作区和长期运行可靠性。目前，ABB公司的StakPak IGBT Modules系列挤压式IGBT部件广泛应用于柔性直流输电项目中。ABB公司的StakPak压接型IGBT部件得到了广泛的应用，但迄今为止，StakPak压接型IGBT部件内部的应力分布、电流分布、绝缘特性等方面的详细研究尚未公开。

1.

1993 年，Fuji 公司的 Hisao Shigekane 等学者结合了 GTO 无键合线、热阻低、可靠性高以及 IGBT电压型驱动、宽安全工作区等优点，提出了μ-stack的概念，μ-stack 的结构如图 4 所示。最早的μ-stack IGBT 模块只有一个金属凸台压在芯片的发射极上，实现电气连接。

1994 年，Fuji 推出基于单个芯片封装的 μ-stack压接型 IGBT 器件，器件的尺寸是 35×37×8mm3，单个芯片为正方形，边长为 20mm。Fuji 对发射极凸台结构进行了改进，IGBT 芯片与发射极凸台压接的区域，没有形成 IGBT 的元胞，保护了栅极的同时，牺牲了芯片的利用率，如图 5 所示。

1995 年的欧洲电力电子年会上(EPE’95)，Fuji 推出了 2.5kV/1000A 的 RC-IGBT 器件。器件内包括 9 个 IGBT 芯片加 3 个 FWD 芯片，12 个芯片所在支路的高度(芯片、钼片、铜凸台电极等厚度之和)公差严格控制在 5μm 以内，从而保证芯片表面的机械压力一致性。封装外形采用了方形结构设计方案，提高了器件的功率密度。

1997 年，Fuji 公司在原有的基础上，推出了更大电流等级的 2.5kV/1800A 压接型 IGBT 器件，芯片的尺寸进一步扩大到 27.5×27.5mm2 。同时，封装结构和芯片设计也做了相应的改进：1）对 IGBT芯片的压接技术进行了改进，发射极凸台与芯片不再是部分接触，而是整体压接，同时保证 MOS 沟道不受机械压力的影响；2）将集电极的单个钼片分成多个小的钼片，改善了芯片边缘处的机械压力，如图 6 所示；3）芯片与发射极钼片接触的边缘区域为压力缓冲区域，这些区域占整个芯片有源区的 3%，在这些区域不形成元胞，从而避免局部压力过大对芯片机械和电气特性的影响。

2000 年，Fuji 公司首次提出 4.5kV/2000A 高压大电流压接型 IGBT 器件，这些器件具有更高的阻断电压、高可靠性、防爆以及易于串联等特点。但是，从 2001 年以后，少有公开文献对 Fuji 公司Flat-packaged IGBT 器件的封装结构、芯片设计及其电气特性等方面进行报道。

1.3 Toshiba—Silicon N-channel IEGT

基于晶闸管封装技术路线，Toshiba 公司日吉道明等人于1994年开展了压接型IGBT器件的相关研究，并于 1995 年在欧洲电力电子年会上(EPE’95)首次推出了 2.5kV/1000A 的压接型 IGBT器件。Toshiba 的封装结构特点是：器件外形采用圆形管壳；IGBT 芯片结构如图 7 所示，这样的结构保护了芯片栅极免于机械压力的损伤。

1997 年，Hideo Matsuda 等学者在分析芯片与钼片的厚度分散性对压力分布的影响时，发现图 8(a)所示的凹槽发射极结构相对于图 8(b)所示的平面发射极结构可以更好地吸收这种高度的差异性。根据仿真分析结果，提出只要各个芯片所在支路总厚度的差异性在 20µm 以内，就能满足机械压力的一致性要求。

1998 年，Hironobu Kon 等人推出 4.5kV/750A的平面栅压接 IEGT 器件，这在当时是最高电压等级的压接型 IGBT 器件，且这种芯片具有更低的通态压降和更高的耐压等级。但是，IEGT 增加了栅极面积，从而引起了栅极负电容效应[37]，从而引起关断电流的振荡。研究表明，通过增加电阻 RG1和 RG2，同时减小寄生电感 LG1 和 LG2，并通过改变器件内部的驱动 PCB 板，可以达到抑制了关断电流振荡的目的，如图 9 所示。

凸台与芯片的直接压接导致 IEGT 芯片边缘局部机械压力过大。如图 10 所示，在凸台边缘处，当倒角半径 W=0 时，边缘处的芯片机械压力非常大，容易对芯片造成机械损伤，同时降低了器件的电气性能。为了降低芯片边缘机械应力，Toshiba公司的 Ichiro Omura 等人于 2003 年对发射极金属凸台的结构进行了优化设计，通过在凸台边缘切出一个棱角，解决了芯片边缘应力过于集中的问题，同时提高了器件在强机械压力下的关断能力。

此后，Toshiba 公司很少有关于压接型 IEGT 器件内部封装结构设计与优化的文献报道，更多的研究成果是关于芯片优化与器件应用方面的。

1.4 Westcode Press Pack IGBT

Westcode 公司最早关于压接型 IGBT 器件的研究是在 1998 年[41]，采用了一个塑料框架，将所有的芯片都置于一个框架内，如图 11 所示。这种封装结构与其他封装结构的区别在于：整个 IGBT 器件中，没有键合线或者连接引线，集电极和发射极直接通过机械压接方式实现与外电路的电气连接，栅极也通过弹簧顶针将IGBT的栅极与覆铜PCB 板连接，再通过覆铜 PCB 板连接到外部驱动回路。芯片栅极回路的电阻嵌在弹簧顶针上，从而可以做到每个芯片对应于一个栅极电阻。

这种封装结构工艺复杂，且由于钼板和铜的热膨胀系数不一样，导致芯片与凸台之间容易产生相对位移。因此，Westcode 公司在 2002 年提出第二代封装结构，如图 12 所示。这种封装采用与 Fuji公司器件相类似的结构，即每个芯片对应一个集电极钼片。此外，这种封装结构可让每个芯片先装成子模组，然后进行子模组测试。将测试后的子模组进行筛选，选择合适的子模组进行组合后再整体封装，从而提高了器件的整体开关性能。同时，这种封装结构可以非常便捷地将失效的芯片替换掉。

多个芯片并联时，芯片电流分布的一致性越好，器件的安全工作区越大。但多个芯片并联时，由于凸台与栅极端子的距离不同，导致每个芯片所在支路的驱动回路杂散电感不一致，从而容易引起芯片在关断过程中电流分布不一致，甚至振荡现象。为此，Westcode 公司在 2013 年提出第三代封装技术，提出采用双顶针结构，如图 13 所示。

对于双层 PCB 板和双顶针结构，一个用于栅极信号的输入，一个用于栅极信号的输出，将栅极回路的电流与主回路电流隔离开来，如图 14 所示。同时，在每个芯片的发射极增加一个发射极电阻，从而可以提高并联芯片的关断一致性。

1.5 现有商业化大功率压接型 IGBT 器件特性对比

目前，在市场上的大功率压接型 IGBT 器件主要有 ABB 公司的 StakPak IGBT Modules 系列,Toshiba 公司的 Silicon N-channel IEGT 系列及Westcode 的 Press-Pack IGBT Capsules 系列，3 种系列器件的最高电压电流等级达到 4.5kV/3kA。

图 15 所示为 StakPak IGBT Module 3kA 电流等级的器件，该器件内部共包括 6 个子模组，每个子模组由 8 个 IGBT 芯片和 4 个续流二极管芯片并联组成，器件内部共 48 个 IGBT 芯片和 24 个续流二极管芯片。

Toshiba 公司的 Silicon N-channel IEGT 器件内部结构如图 16 所示，该器件内部没有续流二极管，只有 42 个 IEGT 芯片，单个芯片的电流约为 71.4A。

Westcode 公司也于近期推出了 4.5kV/3kA 的Press Pack IGBT 器件。同样需要指出的是，PressPack IGBT 器件内部只有 IGBT 芯片，没有续流二极管芯片。

根据 3 个厂家公开的专利、文献及数据手册，可从封装的角度对器件的性能做相关的对比，对比的雷达图如图 17 所示。其中，从封装工艺复杂度来说，ABB 的 StakPak 器件需要将焊接与压接相互结合，同时还需要灌胶以提升防污及电气绝缘能力；Westcode 公司的 Press Pack IGBT 及 Toshiba 公司的 IEGT 虽然不需要这么复杂的内部结构，但是需要对每个芯片、钼片及金属凸台的高度进行精细地匹配，从而合理控制芯片表面的机械压力，因此也具有很高的工艺难度。

此外，由数据手册可知，StakPak 器件虽然需要更大的安装压力，但是更大的安装压力意味着串联器件之间的摩擦力越大，从而更有利于大量器件的串联应用。同时，该器件具有更好的散热能力，以及失效短路承受能力。最后，StakPak 器件最为突出的优势在于对散热器的平面度及平行度要求较低，从而具有易于串联的特点，可以非常容易地实现多个器件的串联使用，尤其适合于电力系统换流阀以及断路器等应用场合。

2 压接型 IGBT 封装技术难点与研究现状

基于压接型 IGBT 器件封装技术特点，结合压接型 IGBT 器件研制过程中遇到的技术与工艺问题，本文提出将压接型 IGBT 器件封装技术问题分为 3 个部分。第 1 部分为芯片机械压力相关问题，这部分主要解决器件能用的问题；第 2 部分为器件绝缘特性与多芯片并联均流的问题，这部分主要是提升器件的性能；第 3 个部分是多物理量相互作用机制的问题，这部分主要关系到器件长期可靠性。

2.1 芯片机械压力问题

2.1.1 并联芯片机械压力分布特点

压接封装形式的特点决定了芯片需要承受一定的机械压力；压力分布均匀是芯片正常工作的首要条件。芯片表面的压力分布均匀主要表现在以下方面：1）单个芯片表面压力分布均匀；2）并联芯片表面压力分布一致。如图 18 所示为封装工艺导致芯片压力不均匀的 2 种情况。图 18(a)为单个芯片或者钼片厚度不均匀时，导致单个芯片所受机械压力分布不均匀。图 18(b)为多个并联的芯片支路，当各个支路之间存在高度差时，引起并联芯片之间的压力分布不均匀。

图 19 为采用压力纸测量器件内部各个芯片表面机械压力分布的测试情况。图 19(a)为压接型IGBT 器件管壳，16 个金属凸台，对应 16 个芯片。

在图 19(b)中，对于 A1 和 A2 芯片支路，由于单个芯片或者钼片自身的厚度不均匀，导致芯片承受的机械压力分布极不均匀。对于 B1 和 B2 芯片支路，B1 支路的高度大于 B2 支路，B1 承受更大的机械压力，因此压力纸 B1 表面的颜色明显深于 B2。通常情况下，芯片表面机械压力分布不均匀将导致芯片局部压力过大，芯片表面产生裂纹，最终使得芯片失效，如图 19(c)所示。

除了控制厚度公差，芯片在实际封装和应用过程中，还存在其他方面的机械应力问题。文献[21]分析了并联芯片支路高度一致的条件下，封装结构本身特征导致的芯片边缘应力集中的问题，提出了优化芯片布局方式来改善机械应力分布特性的思路，对于封装结构优化设计具有重要参考价值。文献[45]提出了集电极钼片及发射极凸台局部结构优化的方案，提升了芯片表面机械压力的一致性。文献[14,46]分析了压装夹具以及器件在压装过程中并联芯片的机械压力分布规律，提出了封装管壳优化措施。

2.1.2 机械压力对电气特性的影响

机械压力对芯片电气参数具有一定的影响，并联芯片之间的机械压力差异性，将直接影响到并联芯片的开关特性。本文以压力对静态饱和压降以及动态关断损耗为例进行说明。

图20 为机械压力对单芯片电气参数影响的测试结果。图 20(a)、(b)为 5 个 IGBT 芯片在不同压力条件下，通态压降和关断损耗的变化规律；图 20(c)、(d)为 5 个二极管芯片在不同压力条件下，正向导通压降和反向恢复损耗的变化规律；图中的纵坐标都进行了归一化处理。

试验结果表明，随着机械压力的增加，IGBT芯片的饱和压降逐渐降低；但是，IGBT 芯片的关断损耗随着压力的增加而增大。

对于二极管芯片而言，机械压力对反向恢复损耗没有显著的影响。但是，二极管芯片的正向导通压降随着机械压力的增加，存在一个先减小再逐渐增大的过程。

Fuji 公司在开发压接型 IGBT 时，研究了机械压力对 IGBT 芯片静态参数的影响特性；试验结果表明，芯片承受机械压力的大小对阈值电压没有明显的影响；但是，随着机械压力的增大，饱和压降逐渐减小。对此，文献[48]指出，机械压力的增大，减小了芯片与钼片之间的接触电阻，从而使得IGBT 芯片饱和压降测量值更小。

但是，本文的试验结果表明，接触电阻不是影响芯片电气参数的唯一因素。如图 19(b)所示，机械压力越大，关断损耗越大，但是对二极管的反向恢复损耗没有显著影响；图 19(c)表明，机械压力越大，二极管的正向压降并非单调减小，而是先减小后增加。

因此，除了需要考虑机械压力对接触电阻的影响以外，还需要考虑半导体材料本身的压阻效应。所以，针对多个芯片并联的压接型 IGBT 器件，需要根据实际的芯片参数及其应用工况，选取合适的机械压力，使得并联芯片的电气应力更加均匀，器件的损耗尽可能降低。

综上分析，对于压接型 IGBT 器件，关于机械压力仍然需要进行深入研究的问题有：1）合理设计凸台、钼片等尺寸及其结构形状，使得芯片表面的机械压力合理分布，防止栅极、钝化层等区域的机械损坏；2）选择合适的机械压力，从而在器件损耗、热阻、芯片表面机械压力大小之间选取一个折中的值，最终提高器件的整体性能。

2.2 高压绝缘与电流分布特性

2.2.1 封装绝缘特性

压接型 IGBT 器件有 2 种绝缘方式。以 ABB公司StakPak IGBT Modules为代表的封装绝缘与焊接模块封装绝缘相似，都需要考虑硅凝胶的绝缘水平。以 Toshiba 公司的 IEGT 及 Westcode 公司的 Press Pack IGBT 为代表的器件，其封装绝缘与焊接模块绝缘存在较大区别。以Westcode公司的Press Pack IGBT 为例，封装绝缘结构中的绝缘材料是聚醚醚酮(Polyetheretherketone，PEEK)和绝缘气体(如N2 气体和 SF6 气体)。通常情况下，气体的绝缘强度远低于硅胶，从而导致压接型 IGBT 器件封装绝缘的问题更加突出。

关于压接型 IGBT 器件的封装绝缘问题，文献仿真分析了 4.5kV 电压等级压接型 IGBT 器件中填充气体类型、气体压强以及封装结构件对器件静态耐电强度的影响，但文中没有给出试验结果。文献探索了液体绝缘替代气体绝缘的可行性，虽然器件绝缘水平得到了提高，但是对于器件其他方面的影响未做评估。文献[54]建立了直流电压下的三维电场计算模型，采用 FEM 计算方法分析了器件内部局部电场过高的区域，对容易放电的位置进行了定位，如图 21 所示。由图可知，器件内部局部电场较大的区域主要集中在芯片终端以及银片尖角的位置。

本文在上述对器件内部电场分析的基础上，结合半导体芯片实际承受电压的情况，基于有限元仿真，进一步分析了 IGBT 芯片终端表面电场强度分布规律，如图 22 所示。

图 22(a)为模拟芯片在实际应用工况下承受电压情况建立的电场仿真模型：将芯片放置在金属集电极上，集电极与金属电极接触；芯片集射极之间施加给定的电压值。通过二维电场仿真分析，得到芯片电场强度分布如图 22(b)所示；同时，得到芯片表面电场强度如图 22(c)所示。由仿真结果可知，在芯片发射极有源区与钝化层交界处，电场强度最大，此处也最容易产生电场击穿。

基于仿真分析结果，本文对芯片终端的放电情况进行了测试。图 23(a)为在 IGBT 的集电极与发射极之间施加高电压时的测试结果。由图可知，当集射极电压超过一定值，芯片终端表面的局部电场强度过大，在终端表面造成了空气击穿，形成了沿面放电。图 23(b)为芯片组装成子模组后，测试过程中过压击穿的情况，过压击穿的位置也在芯片的终端区域。试验结果验证了仿真分析的正确性。

值得注意的是，试验过程中，子模组击穿所需要的电压要低于芯片终端沿面击穿所需要的电压，这也是需要进一步深入研究的问题，即封装结构对芯片表面电场强度的影响规律。因此，在芯片设计过程中，除了需要合理设计芯片终端结构以外，同时也需要合理设计子模组封装结构，从而防止子模组的局部电场强度过大，造成器件击穿。

2.2.2 多芯片并联均流

大功率 IGBT 器件由多个芯片并联，在实际应用过程中，由于多种因素的影响，并联芯片在开关过程中的电流分配不均衡。对于焊接 IGBT 模块，已有的研究结果表明，影响并联芯片电流分布不一致的主要有如下 3 点：

1）芯片参数差异性。芯片参数差异性将会导致电流分布不均匀，具体参数包括阈值电压、通态压降以及栅极内电阻等。

2）封装寄生参数差异性。并联芯片所在回路寄生电感不一致，将会导致芯片的瞬态电流分布存在较大的差别。

3）散热不均匀。散热不均匀导致并联芯片结温不一致。结温影响芯片通态压降等参数，对于NPT 型芯片来说，通态压降的负温度系数这有利于并联多芯片电流分布一致；对于 PT 型芯片来说，通态压降的正温度系数则容易引起热失控，最终导致器件失效。

相对于焊接型 IGBT 器件，压接型 IGBT 器件除了需要考虑以上 3 个影响因素以外，还需要考虑机械压力对并联芯片电流分布特性的影响。但是，现有公开发表的文献表明，压接型 IGBT 器件内部多芯片并联均流特性的研究尚不充分。文献[58]基于自制的微型罗氏线圈，测量了压接型 IGBT 器件内部并联芯片的开关瞬态电流，证明了并联芯片瞬态电流分配不均衡的特点。文献[59]基于自制的微型罗氏线圈，测量了器件内并联 IGBT 芯片的电流分布非常一致；但需要指出的是，由于探头带宽只有 250kHz，开关瞬态过程中的电流不一致性难以测量得到。此外，文献[60]针对 ABB 公司的 StakPak IGBT 器件，研究了趋肤效应以及邻近效应共同作用下，封装寄生电感与功率回路寄生电感对并联IGBT 芯片开关瞬态电流分布特性的影响。文献[20,61-63]针对 Westcode 公司的 Press Pack IGBT器件，提取了封装寄生电感矩阵，研究了封装寄生电感对并联芯片开关瞬态电流分布特性的影响。

为了进一步认识各个影响因素对压接型 IGBT并联芯片开关瞬态电流分布特性的影响规律，本文进行了初步的试验研究。本文在相同的温度、机械压力和芯片参数条件下，测量了封装寄生参数对瞬态电流分布不均匀性的影响程度，如图 24 所示。

图 24(a)为 3 个经过静态参数筛选后的 IGBT 芯片，各个芯片之间的阈值电压、通态压降差值都在0.1V 以内，芯片分别标记为芯片 1、芯片 2、芯片3。在常温条件下，保持各个芯片表面机械压力一致，管壳方向、探头位置及测试条件不变。对比芯片在不同位置情况下的电流分布特性，即顺时针调动 3 颗芯片的位置。基于双脉冲测试方法，测量得到 3 颗并联 IGBT 芯片的关断电流波形如图 25 所示，其中电流探头为 PEM Ultra-Mini 罗氏线圈，带宽为 30MHz。

由测试结果可知，芯片布局在不同的位置，关断瞬态电流存在明显的差异性。对比图 25(a)和图 25(b)可知，不论是芯片 1，还是芯片 2，只要芯片的位置处于图 20 所示管壳的右下角，关断瞬态过程中的电流都大于平均值。同样，不论是芯片 2，还是芯片 3，当芯片处在左下角位置时，关断瞬态的电流都小于平均值。因此，封装寄生参数对于关断瞬态电流的分布具有明显的影响。而需要指出的是，封装寄生参数同时包括功率回路封装寄生参数和驱动回路的封装寄生参数。因此，如果要量化封装寄生参数对瞬态电流分布特性的影响，还需要通过准确的计算或者测量方法，来获得封装寄生参数的值。

上述试验只是测量了 3 个 IGBT 芯片并联的情形，关断瞬态过程中电流的差别达到 30A(额定电流60A)。对于有多颗 IGBT 芯片并联的器件，如果在关断过程中，电流往个别芯片集中，将会导致该芯片电流过大，使得芯片击穿。图 26 为芯片过电流击穿的情形。在关断瞬态过程中，由于电流过大，形成局部热点，导致芯片关断击穿失效。所以，改善器件内部并联芯片之间的电流分布特性，对于提高器件的电流等级及器件安全工作区具有重要的意义。

综合上述对高压绝缘与并联均流的分析，对于压接型 IGBT 器件，在高压绝缘方面，仍然需要进行深入研究的问题有：

1）IGBT 器件内部电场准确计算方法，掌握器件内部电场分布规律；

2）封装绝缘材料在不同电压、温度等工况下的介电特性、电阻特性及放电特性等。同时，在多芯片并联均流方面，仍然需要进行深入研究的问题有：

1）器件封装寄生参数提取方法；

2）芯片参数、寄生参数、压力、温度等多物理量同时作用下的多芯片开关瞬态电流分布一致性等。通过研究器件高压绝缘与多芯片并联均流等方面的关键技术，提高器件的绝缘能力及开关安全工作区，最终提升器件的整体水平。

2.3 多物理量相互作用机制的问题

压接型 IGBT 器件内，电流、温度及机械应力等多个物理量相互作用，共同决定器件的长期可靠性，图 27 为各个物理量之间的关联关系。

1）电流分布影响芯片的功率损耗，从而影响芯片的结温；芯片结温影响芯片电气参数，从而影响并联芯片的电流分布。

2）芯片结温分布不一致，从而导致热膨胀不一致，最终导致芯片的机械应力分布不一致；而芯片机械应力影响接触热阻，从而反过来影响芯片的结温。

3）电流分布不直接影响机械应力。芯片的机械压力将会改变芯片与其他金属垫片之间的接触电阻，同时由于压阻效应，影响芯片的电气参数，因此机械应力将会对并联芯片的电流分布特性产生一定的影响。

目前，关于多物理量相互作用的研究仍然集中在单个方向的影响规律研究。文献基于简化的二维和三维有限元仿真模型，分析了器件在压装过程以及功率循环过程中的芯片受力情况，指出器件潜在的损坏因素是由于热–机械疲劳或者微动磨损，这是最早关于压接型 IGBT 器件内部力、热相互作用规律的研究。文献[14]建立了压接型 IGBT器件的全三维模型，分析了器件表面受力均匀时，功率循环过程中并联芯片的温度分布和压力分布规律；研究结果对于理想压装情况下，器件内部的热、力耦合分析具有指导意义。文献[68]对上述三维仿真模型进行了优化，分析了外部机械压力不均匀时，功率循环过程中器件内部的热、电气参数变化规律。这种模型外部受力情况更加接近实际工况，但模型中电流分布的特点，仍然是比较理想化的假设。文献[69]基于有限元仿真分析、功率循环测试以及电镜分析，获得器件的 2 种可能失效模式为栅极氧化损伤以及微电弧损伤。此外，文献[70-72]针对单个芯片和整个 IGBT 器件，提出了单芯片和整个器件的热阻计算模型以及测试方法，对于建立更加准确的电、热、力耦合关系，分析器件的长期运行可靠性具有重要意义。

对于大功率 IGBT 器件，通常采用仿真计算的方法研究多物理量的相互作用机制，尚未有文献通过试验的方法来直接验证仿真计算结果的准确性。其难点在于，基于现有的测试手段，并联芯片的电流分布特性、结温分布特性、机械压力分布特性难以同时、准确地测量得到。因此，对于压接型 IGBT器件来说，仍然需要进一步深入研究的问题是，压接型 IGBT 器件封装中电流场、应力场和温度场之间的耦合机理及各个物理量之间的关联关系。通过理清多物理量之间的相互作用机制，提出器件的多物理量协同优化措施，提高器件整体可靠性。

3 一种评价压接型 IGBT 器件的新方法

器件的性能需要结合实际应用工况来进行评估。从应用的角度来说，器件的散热、电气参数、机械特性等都是功率模块的重要因素。因此，本文从应用的角度出发，对器件性能的评估方法进行了探讨，并尝试提出高压大功率压接型 IGBT 器件的优化方法。

3.1 现有压接型 IGBT 器件性能评价方法

20 世纪八九十年代，是半导体功率器件迅速发展的时期。为综合评估各种器件的性能，Ohmi 等学者于 1990 年对功率器件提出了品质因素(Figureof Merit)的概念，定义品质因素为

式中：VC 为额定电压；IC 为额定电流；Von 为通态电压；toff为关断时间；S 为芯片面积。器件的电压等级越高、电流等级越大，FOM(O)的值越大；相反，器件的通态压降越大，关断拖尾时间越长，FOM(O)的值越小。

但是，这种方法只是考虑了器件的电气性能，没有综合考虑器件的散热性能。因此，在品质因素FOM(O)的基础上，Fuji 公司的 Hisao Shigekane 等学者于 1993 年提出了一种综合考虑电气参数、热阻、封装杂散电感在内，用于评价压接型 IGBT 器件的品质因素，即

式中：Rth 为热阻；Ls 为封装寄生电感。由于压接型IGBT 器件具有双面散热及封装寄生电感小的特点，因此，压接型 IGBT 器件的 FOM(F)值相比于焊接 IGBT 模块要大得多，性能更加优良。

现有评价方法，综合考虑了器件的电气、散热性能，从器件应用的角度，这些评价方法具有非常重要的参考意义。从器件封装的角度，除了需要提升器件的整体电气、散热性能，同时还需要考虑到芯片承受机械应力的情况。

3.2 压装行程与芯片受力一致性的关系

不同封装结构的器件，在应用过程中被压缩的行程有很大的区别。图 28 为 2 种典型的封装结构，图 28(a)为以 Westcode 公司 Press Pack IGBT 为代表刚性压接封装技术；图 28(b)为以 ABB 公司 StakPak IGBT Module 为代表的弹性压接封装技术。

对于刚性压接器件，除去集电极、发射极两端金属电极的厚度，每个芯片支路的总高度为

式中：HR指的是刚性(Rigid)压接方式下，单个芯片支路的总高度；hCu 为铜凸台的高度；hMo_C 为集电极钼片厚度；hSi 为半导体硅片的厚度；hAg 为银片的厚度；hMo_E为发射极钼片的厚度。对于弹性压接器件，每个芯片支路的总高度为

式中：HE 为弹性(Elastic)压接单个支路的总高度；hs 为弹簧组件的高度；hAl_C 为发射极铝片厚度；hMo_E 为发射极钼片的厚度；hSi 为半导体硅片的厚度；hW为焊接层(Welding)的厚度。

对于刚性压接技术，器件在承受额定机械压力条件下的压缩行程为△HR。假设某个芯片支路总高度比其他芯片支路高δh，则该芯片承受的机械压力相比于其他芯片大：

式中 F 为芯片承受机械压力的平均值。同样，对于弹性压接技术，器件在承受额定机械压力下的压缩行程为△HE。假设某个芯片支路总高度比其他芯片支路高δh，则该芯片承受的机械压力较其他芯片大：

由式(3)和(4)可知，若要并联芯片承受的机械压力一致，则需要δh 尽可能小，或者△HR和△HE尽可能大。由于受限于工艺控制水平，要每个芯片支路高度控制到完全一致，即δh=0，难度非常大。因此，可以考虑通过增加器件压装行程来控制芯片的压力一致性。

3.3 一种新的评价方法

本文提出将器件在应用过程中的压装行程作为评价指标之一，评估器件的整体性能。即，参考上述品质因素的定义，本文提出一种同时考虑压力行程、热阻、封装寄生电感等多种因素，用于比较不同封装结构的压接型 IGBT 器件，即

式中 D 为压接型 IGBT 器件在承受额定压力时，相对于不承受压力时，器件集电极和发射极之间被压缩的距离。基于本文定义的品质因素，对 2 种典型封装技术进行了评估。

ABB 公司的 StakPak 器件在承受额定压力条件下，其压力行程为 2750μm；同样情况下，Westcoe公司 Press Pack IGBT 及 Toshiba 公司 IEGT 的压力行程约为 100μm。由此可知，StakPak 器件，在承受芯片、金属垫片总厚度差异性方面，具有更大的接受范围。这种弹性压接封装形式对于器件、散热器以及安装夹具平面度和平行度的要求，相比于刚性压接封装形式要更低，因此具有更高的品质因素。因此，在后续研发压接型 IGBT 器件的过程中，不仅仅要考虑热阻、封装寄生电感等传统考虑的因素。同时还需要考虑外部机械应力的行程，行程越大，意味着对芯片、金属垫片总厚度差异性要求更低，从而极大地降低了对工艺的要求，同时提高了器件的可靠性。

4 结论

高压大功率半导体封装技术是研制高电压、大电流、高可靠性压接型 IGBT 器件的关键环节。本文总结了现有压接型 IGBT 器件制造厂商的研发进展以及器件研制过程中遇到的工艺与技术问题。结合封装结构特点以及封装工艺需求，将高压大功率半导体封装关键技术分为 3 个部分，并提出了一种评估压接型 IGBT 器件性能的品质因素，为后续高压大功率压接型 IGBT 器件的研制提供参考。

来源：中国电机工程学报 第 39 卷 第 12 期

作者：唐新灵，张朋，陈中圆，李金元，温家良，潘艳 (全球能源互联网研究院有限公司)