【电路中的pv是什么意思】检查电气规则-ERC

ERC都称为“电气规则检查”，翻译为“电气规则检查”。检测到属于物理验证(PV)项目的GDS布局是否存在电气连接问题。这也是后端signoff的基本概念。今天，我将简要介绍ERC。

什么是电气规则？其实那种也不多。主要是1。MOS的gate不能直接连接到supply。2.cell input不能进行floating。3.每个单元格最多一个驱动程序或output不能发生short。4.不能浮动N/P区域(底板或井)。可能还有别的，但现在只知道这四件事，请先了解一下。让我分别说一下这四条规则的理由。

1的情况是，在设计芯片时总是根据最悲观的情况考虑问题，所以你会认为PG的电力供应总是不稳定的。人们的初衷可能很简单。希望mos经常打开或经常关闭，但如果将PG直接连接到gate，电压波动时(例如静电)，mos的开关不太稳定，其沟道电阻可能会受到相应的影响。电压波动严重时，也会出现逻辑错误或击穿mos管道。因此，在实际应用中，如果输入始终为0或始终为1，PG将接收TIE cell并连接到gate。TIE cell可以起到稳定的电压、中继作用。

如果是Cell的input floating，pin和天线差不多，其电压容易受到旁电路的影响，所以不能认为完美的高电压或低电压，对应的数字信号没有意义。(阿尔伯特爱因斯坦，Northern Exposure，)这里可能需要连接一些模拟知识。假设高电压为5V，低电压为0V，那么可以认为4V以上是逻辑1，1V以下是逻辑0。因此，什么是input输入实际上完全由它的电压决定。(大卫亚设，Northern Exposure(美国电视))对于Floating来说，输入是不确定的，逻辑可能会受到影响。此外，还会影响CMOS逆变器等电源。如果不确定input，NMOS和PMOS将处于“反转和反转”状态。我们知道，如果反射器中的某个mos通了，其他mos关了，泄漏电流就不大，这种“反转度反转度”会产生很大的泄漏电流，甚至燃烧管道。

多驱动程序情况可能会导致电路VDD和VSS出现短消息。另外，第一逆变器输出逻辑1(高电平)、第二逆变器输出逻辑0(低电平)相互连接的两个逆变器相当于生成从VDD直接连接到VSS的电流路径。这是绝对不允许的。

n/P floating(n/P浮动)，或主要是为了防止latch up。一般来说，N well连接VDD，P substrate连接VSS，减少well/substrate和drain/source之间的包租，从而防止创建latch up。一般来说，我们对放置cell的区域进行tap cell，然后填充filler cell，以确保n/p区域中相同row的cell公用，并找到附近的tap cell。(约翰f肯尼迪，Northern Exposure(美国电视剧)，)这一节可以参考我之前写的一篇介绍latch up的文章。

除ERC外，还有PERC的概念programmable ERC。也就是说，用户可以根据自己的设计定制，编写一些ERC的rule进行检查。通常检查与ESD相关的规则。例如，PERC有current density检查。也就是说，在ESD放电路径上检查current承载能力。另外，point to point resistance检查要检查ESD放电路径的电阻，必须确保电阻小于其他路径的电阻，并确保静电电流通过预设的放电路径。PERC还支持layout的检查和schematic的检查，因此用户自己设置检查规则也很方便。

说这么多关于ERC的事吧。以后可能要更深入地学习。

微信公众号：威源芯片后端路