反射 “反射”的心路历程

在介绍信号完整性时，我们通常会说“当传输延迟大于信号上升时间的六分之一时，就需要考虑信号完整性的问题”，所以课本上会附有类似于此的图片，展示上升时间或传输延迟和反射:

一开始，陈骁说这段话时总是觉得很别扭。"我如何解释作为反射的信号完整性？"之后随着理论和实践的深入，越来越多的人觉得“反思中有金屋，反思中有颜如玉”。作为信号，通过计算反射和串扰，我们得到了解决信号完整性难题的两个最关键的关键。小陈野希望能陪伴所有书友，让倒影更清晰。趁着围剿反思的机会，对反思系列进行修改补充，重新复习。

在试播集里，我们先梳理一下信号发展的心路历程。

当初我们还是几百K信号，上升时间几十纳秒。驱动阻抗超过十欧姆。没问题！不到半米的路线？没问题！多负载乱七八糟的拓扑？没问题！

(10ns上升时间，4次加载，最长加载距离为0.8m)

慢慢的，芯片技术越来越发达。有的时钟芯片明明只有几十兆，但上升时间不到纳秒。此时，一旦布线过长，即使是点对点传输，也会反射原来良好的信号，使接收端无法接收到正确的信号。

此时，人们应该考虑缩短路由距离或在链路中间添加一个重新驱动程序。

后来出现了像DDRx那样的几百兆甚至G信号，驱动端的阻抗不可能像你想的那么低，从17欧姆到34欧姆。如果不可能，则需要增加匹配电阻或降低传输线阻抗，以减少源端的反射，甚至增加ODT等。拓扑不是你想的那样。从T点到远程树，菊花链到飞跨，需要疏通末端的管道，加上上拉电阻。

后来出现了串行信号，其目标是实现超高速传输。我们可以用大功耗降低级别；如果损失较大，可以采用预加重均衡；相声大，我们可以拉开距离；如果源端和接收端的反射很大，让我们使发送端和接收端的阻抗与传输线相同:

现在的电子产品，从芯片设计到系统完成，都需要考虑反射的影响。很好的理解反射原理，对我们理解硬件设计很有帮助。

Ps:特别提醒，学习过程中要引入时间和长度的概念。

Ps:重发不真诚。这里解释一下为什么反射会淹没在上升时间里。

我们学习的时候，公式是二维的，没有增加时间的概念。所以，当源端低阻抗，端端高阻抗时，当发送端发出1V的阶跃信号时，我们通常看到的接收端波形是这样一个反弹图:

这张图中有两个关键时刻，一个是上升时间TR，一个是传输延迟TD。TR是什么？是信号从0到1的时间，肯定需要时间。在上图中，信号的上升时间为100ps，传输延迟为1ns。也就是说，第一个信号到达接收端的时间是1ns，但是信号达到1.6V的最高幅度的时间是1.1 ns。当第二反射波到达接收端时，是3n。

当我们的上升时间变成1ns，反射后的振幅能达到1.6V的最高值吗？显然是有可能的。我们的反弹图变成这样，信号第一次达到1.6V最高振幅的时间是2ns。

当我们的信号上升时间是2ns的时候？也有可能。但是如果信号的上升时间大于2ns，接收端的信号还能达到1.6V吗？从来没有，因为在3n，第二个反射波已经来了。因此，当信号的上升时间为3n时，反弹图变成这样:

注意箭头的位置，信号上升的斜率有明显变化，这是多个反射波叠加的结果。

当信号上升的时间稍微长一点？他不仅可以叠加第二反射波，还可以叠加第三、第四、第五和第六反射波。多次反射叠加后，几乎看不到反射现象。

在下文中，将对信号进行分解，从另一个角度来分析和解释这一现象。

-结束-