【液晶ddr是什么】DDR的概念解读——三项关键技术

关键技术之一——差分时钟

差分时钟是DDR的一个非常重要的设计，是校准触发时钟。主要原因是DDR数据的双边缘采样。数据由时钟的上、下、上、下触发，传输周期缩短一半，因此必须保证传输周期的稳定性，以确保数据的正确传输。因此，必须精确控制CK的上下间隔。通常，由于温度、电阻性能变化等原因，CK上下间隔可能会发生变化，在这种情况下，CK#将起到补偿作用。CK上升迅速下降，而CK#是上升缓慢下降。也就是说，与CK相反的CK#保证了触发时机的准确性。

关键技术2 -数据选择脉冲(DQS)

DDR SDRAM的另一项关键技术DQS是能够在一个时钟周期内准确区分每个传输周期，并确保接收者正确接收数据。每个芯片都有双向DQS信号线，记录时发送芯片发送的DQS信号，读取时发送内存生成的DQS到芯片。因此，可以认为DQS是数据的同步信号。

我们知道，DDR之前的SDR是使用clock同步的。因此，理论上，DQ的读写计时可以被clock完全同步。但是，随着速度的提高，可用的时间空间越来越小，引入DQS是为了降低系统设计的难度和可靠性。这意味着，不考虑DQ和clock之间的直接关系，只需考虑组中DQ和DQS之间的关系，就可以轻松地作为组同级处理。(大卫亚设，Northern Exposure(美国电视剧)，Northern Exposure)。

DQ和DQS只是构成源同步时间系列的传输关系，接收端可以确保数据被正确锁定，但IC工作时内部实际同步时钟是clock而不是DQS，数据必须在IC内部传输存储。另外，由于必须与clock(内部时钟比外部时钟慢)同步，因此所有DQ信号必须仍然同步，并且必须与CLS同步。

虽然写入时使用DQS的高/低级别时间段中间作为数据周期分割点，而不是上/下边缘，但数据接收触发器仍然是DQS的上/下边缘。

关键技术3 -延迟锁定电路(DLL)

第三个关键技术是延迟锁定环路DLL技术。需要这种技术的原因是内外表的异步问题。内部和外部时钟的异步存在于SDRAM中，但由于活动/传输频率低，内部和外部同步问题并不突出。但是，DDR SDRAM对时钟的准确性要求很高，DDR SDRAM有两个时钟，一个是外部总线时钟，一个是内部工作时钟，理论上DDR SDRAM需要同步，但由于温度、电压波动等多种原因导致延迟，难以同步。我们熟悉的DDR SDRAM的tAC是由内部时钟和外部时钟的偏差引起的，这很可能是由于数据不同步而出现错误。

怎么解决呢？实际上不同步是正/负延迟，所以如果延迟是不可避免的，那么设置时钟周期等延迟值，内部和外部时钟的上升和下降就会同步。外部时钟周期也绝对不统一，因此必须根据外部时钟动态修改内部时钟的延迟，以实现与外部时钟的同步。这就是DLL的工作。

DLL的主要目的是在内部时钟上生成延迟量，以弥补正负异步导致的正负延迟。

这些技术使您能够配置内存帝国最基本的元素，以后DDR2、DDR3、DDR4和最新的DDR5将在此基础上继续飞跃内存功耗和频率。