【液晶ddr是什么】DDR的概念解读——提高速度的四斧

计算机和移动系统的性能提高不仅与CPU处理器主频的提高有关，还与CPU和内存之间的访问速度密切相关。

SDRAM : Synchronous Dynamic Random Access Memory、同步动态随机访问内存、同步意味着内存操作需要同步时钟，内部命令的发送和数据传输都基于此。动态意味着存储阵列需要不断更新才能防止数据丢失。随机是指数据不是线性顺序存储的，而是在指定地址读写数据。通常用作计算机的内存。

目前，主内存通常是基于同步DRAM(SDRAM)芯片技术的内存条，包括DDR SDRAM、DDR2 SDRAM和DDR3 SDRAM、DDR4以及未来的DDR5。

第一斧-提高工作频率以提高速度。

SDR SDRAM是了解所有后续DDR(包括当前正在研究的DDR5)的基础。因此，从简单到复杂，您可以详细了解关键技术。请先看下图。

首先，请看图片。文章大多数照片是自己画的，部分照片是参考其他作家的思考。DRAM单元阵列是一种数据存储单元，用作与内存总线不断交换数据资料。每个内存芯片都有很多这样的设备。而且，该内存的工作频率与连接的总线上的数据传输频率相同。时钟周期只发送一次数据。也就是说，如果该总线的传输速率为50Mb，则此内存设备的速度也为50Mb。

看右边的部分，因为数据传输到每个时钟的上升边缘，所以内存传输是同步的。然后，为了提高SDR的速度，必须提高频率。随着频率的提高，传输速度也会提高。但是，频率的提高伴随着能量的消耗，而每个时钟周期只能传输1b的数据，因此效率有所下降，因此出现了第二个板块。(*注：注：注：注：注：注：注：注：注：注：注：注。)

第二斧-双刃取样技术

第一个方案的问题是太多的内存设备需要提高频率，成本太高。因此，需要找到另一个突破，即DDR的方案。DDR的传输数据是SDR的两倍，时钟周期一次传输两次数据。如何实现？

首先看下图。

您可以看到，与上图SDR相比，增加了一个输入输出缓冲区。这是因为不仅可以在时钟的上升线上传输数据，还可以在时钟的下降上传输数据。因此，系统频率提高了，总体传输数据增加了一倍。(威廉莎士比亚，Northern Exposure(美国电视))。

DDR SDRAM在不提高时钟频率的情况下，将数据传输速率提高了一倍。使用比SDR更多的高级同步电路，使用DLL技术提供数据选择通信号，从而准确地放置数据。I/o缓冲区已使用，两个内存设备使用相同的列地址行，因此可以同时访问和在两条数据总线上传输数据。与SDR速度相比，大大提高了，耗电量也减少了，但不是没有发展空间，而是看到了第三把斧头。

第三斧-缓冲倍频技术

技术改进再次集中在DDR2上。也就是说，虽然采用了沿着时钟的上升和下降传输数据的基本方法，但DDR2的内存预读取能力是DDR1的两倍，即4 bit的数据预读取能力。技术原理如下图所示。

主要是将缓冲区和公交车的工作频率提高一倍。如果频率加倍，带宽也会相应增加，内存基本单位的频率不会改变。DDR2的预读能力是预读DDR1的两倍，也就是说，DDR2内存能够以每时钟4倍的外部总线速度读写数据，并且能够以内部控制总线4倍的速度运行。例如，在相同的100MHz工作频率下，DDR的实际频率可能为200MHz，而DDR2可能达到400MHz。

DDR3可以简单地看作是DDR2的增强版本，通过改进缓冲区，可以将频率提高4倍

带宽增加倍四倍，同时内存单元的频率也就是核心频率还是没有变化的。通过双沿采样，相对于DDR2，其预读取能力加倍了，也就是DDR3内存每个时钟周期能够以8倍外部总线的速度读写数据，每个时钟周期能够预读取8 bit的数据。在同样100MHz的工作频率下，DDR的实际频率是200 MHz，而DDR3则达到了800 MHz。

第四板斧—Bank Group点传技术

我并没有把DDR4归类到上面，因为在技术层面，DDR4并不简简单单是DDR3的改进版。诚然，DDR4最重要的使命依然是提高内存的频率和带宽，回头看DDR—DDR2—DDR3的整个发展历程，我们不难看出一直都是以提高数据的预存取为主要的性能提升手段。但是，到了DDR4，数据的预取已经变得非常困难，同时，带来的延时也非常大，因此，DDR的架构专家另辟蹊径，推出了Bank Group的设计。

相对于数据预取带来速度内存频率的提升， Bank Group的架构设计更为精巧。简要说一下，DDR4的中每个Bank Group可以独立读写数据，这样做的好处是让内部的数据吞吐量得到了大幅的提升，内存的等效频率得到了巨大的提升，可以同时读取大量的数据。虽然，DDR4在架构上依然采用了与DDR3相同的8 bit预取，但是由于使用了BANK GROUP分组，可能是两个或者四个BANK GROUP的分组，由于DDR4允许每个BANK GROUP分组都可以独立的激活、读写和刷新操作，因此改进了内存整体效率与带宽。举个例子，如果内存内部设计了两个独立的BANK GROUP，那么相当于每次可以操作16 bit的数据，也就是内存的预取值就是16 bit；同理，如果是有四个独立的BANK GROUP，那么相当于每次可以操作32 bit的数据。