【灯丝碰极与栅极碰极有什么区别】半导体产业为什么这么难发展？一口气就能理解芯片设计制造过程。

在当今互联网社会，芯片基本普及，计算机、手机和其他数字家电成为社会结构不可或缺的一部分。因为现代计算、通信、制造和交通系统(包括互联网)依赖集成电路的存在。因为芯片意味着包含集成电路的硅。

很多学者认为集成电路带来的数字革命是人类历史上最重要的事件。今天我们来谈谈集成电路的发展史和芯片的设计制造过程。

集成电路发展史

在这里，我们首先要理解这三个概念的差异。

集成电路(IC)是一种非常小的硅单晶，它利用半导体工艺制造许多晶体二极管、三极管、电阻、电容器等元件，连接到执行特定电子技术功能的电子电路。

集成电路

芯片是包含集成电路的硅，体积小，往往是计算机或其他电子设备的一部分。

芯片

半导体是常温下导电性介于导体和绝缘体之间的材料。

半导体材料

简单来说，半导体上镶嵌多个相关电路，然后封装在外壳里，就被认为是集成电路。芯片是半导体器件产品的统称，是集成电路的载体。

1877年爱迪生发明碳电灯后不久，出现了寿命太短的问题。碳很难承受电高温，很快就“蒸发”了，灯泡的寿命也结束了。

爱迪生认为，到1883年，在白炽灯泡内单独密封铜线，可以防止碳蒸发，延长灯泡寿命。经过反复试验，碳室蒸发了，但他在这次失败的试验中发现了奇怪的现象。也就是说，碳加热后铜线通过了微弱的电流。铜线和碳室没有连接，电流是如何产生的，敏感的爱迪生确信这是一个新发现，他认为根据这个发现，可以制造电流表、电压表等实用的电器。为此，他申请了名为“爱迪生效应”的专利。

爱迪生效应其实是提供给具有自由移动电荷的物质粒子(即载流子)的热量，可以克服束缚能量。通过热量释放产生的载流子可以是电子或离子。发射托架后，原始区域产生与发射托架的总和大小相同、极性相反的托架。但是，当发射极与电池连接时，物体产生的电荷会立即被电池提供的载流子中和，最终发射极会达到电平衡，恢复到以前的状态。产生电子的热量释放称为热电子释放。

1882年，弗莱明曾担任爱迪生电光公司的技术顾问。1884年弗莱明访问美国时，他会见了爱迪生，讨论了电发光问题。这时爱迪生向弗莱明展示了他发现的爱迪生效果。

深思熟虑的弗莱明得出结论，灯丝板杆之间的空间是电力的单行道。弗莱明在真空玻璃管内封装了两块金属板，在阳极板上增加高频交流电压后，出现爱迪生效应，交流电通过该装置时变成直流电。

弗莱明称这种装有两个电极的管道为真空二极管，它有两个作用：均匀电流的方向和信号的解调，这是人类历史上第一个电子设备。

ticle.detail&_iz=31825&index=6" width="418" height="417"/>

弗莱明和二极管

而在这个基础上，德福雷斯特发明了真空三极管。真空三极管拥有用电子讯号控制“开关”的性能，极适合用于高速执行数字型的逻辑及算数运算，我们可以用真空三极管来控制电路的导通与断开，继而形成逻辑电路。人们还利用真空三极管制作有线电话，它是构造最简单的直热式三极管，一根发亮的灯丝，如栅栏状的栅极介于灯丝与屏极之间，而屏极位于最下方，就是一块金属片。

但是，真空管的阳极需要施加数百伏的高电压，因此耗电量巨大，而且寿命也不是特别长。在第二次世界大战期间，不少实验室在有关硅和锗材料的制造和理论研究方面，也取得了不少成绩，这就为晶体管的发明奠定了基础。

德福雷斯特和真空三极管

1945年秋天，贝尔实验室成立了以肖克莱为首的半导体研究小组，成员有布拉顿、巴丁等人。他们经过一系列的实验和观察，逐步认识到半导体中电流放大效应产生的原因。在1950年，第一只“PN结型晶体管”问世，今天的晶体管，大部分仍是这种PN结型晶体管。

PN结型晶体管的出现，开辟了电子器件的新纪元，引起了一场电子技术的革命。与电子管相比，晶体管的构件是没有消耗的，消耗的电能也极少，也不需要预热，更加结实可靠。被广泛地应用于工农业生产、国防建设以及人们日常生活，还是第二代计算机的主要元件。

第一只晶体管

揭开二十世纪信息革命的序幕，同时宣告信息化时代来临的还是集成电路的诞生。

1958 年，来自德州仪器（不是山东德州哈）的杰克·基尔比估计怎么样也想到，人类社会已然离不开其当初的创造，他为信息帝国大厦的建立奉献了砖石。

那个时候，基尔比灵光一闪，能否利用单独一片硅做出完整的电路，如此可把电路缩到极小。当时基尔比的想法遭到了所有同样的笑话。幸好，德州仪器的老板觉得基尔比的想法好像有实践价值，就支持他的想法。

之前的电路还是分立元件构成，也就是在PCB（印刷电路板）把三极管、二极管焊接起来构成芯片，而基尔比却尝试在锗半导体芯片上生成了三极管等多个元件，并在元件之间用细金属连线连接，从而形成了集成电路。之前由分立元件构成的2500px²印刷电路板，在集成电路上只需要1mm²的芯片就可以实现相同的功能。

我们所说的集成电路指的是采用特定的制造工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及元件间的连线，集成制作在一小块硅基半导体晶片上并封装在一个腔壳内，成为具有所需功能的微型器件。

集成电路取代了晶体管，为开发电子产品的各种功能铺平了道路，并且大幅度降低了成本，第三代电子器件从此登上舞台。它的诞生，使微处理器的出现成为了可能，也使计算机变成普通人可以亲近的日常工具。

随着固态电子的不断发展，大规模集成电路登上舞台。这是指含逻辑门数为100门～9999门（或含元件数1000个～99999个），在一个芯片上集合有1000个以上电子元件的集成电路。

到如今，更是出现了集成10,000以上个等效门／片或100,000以上个元件／片为超大规模集成电路。

芯片的设计生产流程

芯片设计生产极其复杂，并且投入巨大。这也是为什么很少企业敢涉足半导体领域的原因。

芯片设计分为前端设计和后端设计，前端设计（也称逻辑设计）和后端设计（也称物理设计）并没有统一严格的界限，涉及到与工艺有关的设计就是后端设计。

首先企业在研发的时候，需要制订好芯片规格，也就像功能列表一样，包括芯片需要达到的具体功能和性能方面的要求。比如华为公司需要研发下一代的麒麟1020芯片，那么芯片所要达到的功能与性能是怎么样的，这需要提前制定好，这样研发人员才能拿出设计解决方案和具体实现架构，划分模块功能。

芯片规格

接着就是设计芯片的细节了。这个步骤就像初步记下建筑的规画，将整体轮廓描绘出来，方便后续制图。这个时候半导体研发人员就需要使用硬件描述语言（如Verilog HDL是世界上最流行的硬件描述语言之一）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过硬件描述语言描述出来，形成寄存器传输级代码。

32 bits 加法器的 Verilog 范例

硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计才可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。

一旦形成了代码，这个时候就需要通过仿真验证来检验编码设计的正确性，检验的标准就是第一步制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。

利用NC-Verilog仿真验证

设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。很多没有经验初入半导体行业的公司往往在这步就已经折戟沉沙来！

仿真验证通过之后进行逻辑综合。逻辑综合的结果就是把设计实现的硬件描述语言代码翻译成门级网表（网表是一类专业的、高效的信息化系统制作工具）。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。

控制单元合成后的结果

逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）。

利用Design Compiler进行逻辑综合

然后再进行验证，在时序上对电路进行验证，检查电路是否存在建立时间和保持时间的违例，这个步骤叫静态时序分析；最后还要再进行验证，它是从功能上（STA是时序上）对综合后的网表进行验证。

时序设计软件primetime

这样之后才会得到芯片的门级网表电路，而这仅仅还只属于芯片设计中的前端设计。

而到了后端设计，就要开始可测性设计。芯片内部往往都自带测试电路，可测性设计的目的就是在设计的时候就考虑将来的测试。如果通过了可测性设计，那就可以进行布局规划了，布局规划能直接影响芯片最终的面积。

利用DFT Compiler进行边界扫描

Astro布局布线流程

布局规划完成后就需要对时钟信号单独布线，再进行普通信号布线，包括各种标准单元（基本逻辑门电路）之间的走线。

Design Compiler进行时树钟综合

布线之后，对寄生参数提取，由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。

基于CCI的寄生参数提取流程

最后再对完成布线的物理版图进行功能和时序上的验证，后端设计就完成，当然了，实际的芯片设计工序会远远比上面提到的复杂。

整体流程如下

通过这次描述你就会就很清楚 IC 设计是一门非常复杂的专业，也多亏了电脑辅助软体的成熟，让 IC 设计得以加速。IC 设计厂十分依赖工程师的智慧，这裡所述的每个步骤都有其专门的知识，皆可独立成多门专业的课程，

完成后端设计可以进行芯片制造了。芯片制造中，晶圆必不可少，从二氧化硅（SiO2）矿石，比如石英砂中用一系列化学和物理冶炼的方法提纯出硅棒，然后切割成圆形的单晶硅片，这就是晶圆。

从硅棒上切下的晶圆片

晶圆是制造各式电脑芯片的基础。我们可以将芯片制造比拟成用积木盖房子，藉由一层又一层的堆叠，完成自己期望的造型（也就是各式芯片）。然而，如果没有良好的地基，盖出来的房子就会歪来歪去，不合自己所意，为了做出完美的房子，便需要一个平稳的基板。对芯片制造来说，这个基板就是晶圆。

晶圆要经过金属溅镀、涂布光阻、蚀刻技术、光阻去除等过程将微型电路覆盖到表面上，这样一块晶圆上就会形成很多的集成电路芯片。

蚀刻、光照的原理图。利用芯片公司设计好的电路图，紫外线透过光刻胶在晶圆片上覆盖微型电路

半导体企业提到的 CPU 制程这个概念，其实就是晶圆板上微型电路之间的间距，从最早的 3 微米到现在的 10 纳米、7 纳米等。之所以制程会减少，缩小制程的用意，是想在在更小的芯片中塞入更多的电晶体，让芯片不会因技术提升而变得更大；其次，可以增加处理器的运算效率；再者，减少体积也可以降低耗电量；最后，芯片体积缩小后，更容易塞入行动装置中，满足未来轻薄化的需求。但是制程越减少，所面临的难度以及所需要的投入、技术也就会越来越高。

晶圆表面

而随着工艺的进步，晶圆片的大小也随着技术的发展在增加，从原先的 2 寸、4 寸、6 寸、8 寸到现在 16 寸大小的晶圆片。

2 寸、4 寸、6 寸、8 寸晶圆片

那制程减少，晶圆片的尺寸又增大，意味着同一块晶圆上能放入更多的电路，最后切割出更多的芯片，芯片的成本也会进一步降低。

晶圆表面

形成了集成电路芯片之后，最后还要通过严格的测试、切割，然后进行封装，因为一颗芯片相当小且薄，如果不在外施加保护，会被轻易的刮伤损坏。此外，因为芯片的尺寸微小，如果不用一个较大尺寸的外壳，将不易以人工安置在电路板上。

常见集成电路(ic)芯片的封装结构图

完成封装后，便要进入测试的阶段，在这个阶段便要确认封装完的 IC 是否有正常的运作，正确无误之后便可出货给组装厂，这个时候才形成了一枚最终可用的逻辑芯片——它可能是 CPU、也可能是手机里负责移动通信的基带处理器或者帮助电脑连上 Wi-Fi 的那块小芯片。

这就是芯片从设计到生产的过程，可以说极其复杂，每一个工序都需要进行专门的学习，在大学里一个工序甚至需要学习一个多学期。可以说半导体行业极其需要人才、资金、设备。

所以说半导体行业是最烧钱的行业，华为海思从04年到现在投入1000多亿，才取得一些成果，就可见一斑！阿里的达摩院三年投入1000亿。可以看一下，2017年半导体厂商研发投入，最低的都是百亿人民币起步！对于半导体行业大厂而言，砸个千亿投入都是非常正常的！

中国芯片发展现状

随着 21 世纪的到来，中国在芯片领域开始了艰难的起步之路，如今，中国虽然在一些芯片领域突破了欧美的技术垄断，比如海思鲲鹏 920 虽然是一款ARM处理器，但却是由华为公司基于 7nm 工艺自主研发设计；还有常春藤 510 是展锐自主研发的 5G 芯片。中芯国际也已经掌握12纳米的生产技术。

但是在 AD 转换芯片、CPLD/FPGA（复杂可编程逻辑器件与复杂可编程逻辑阵列）以及射频芯片等领域，欧美依然处于技术垄断阶段。

FPGA 是指一切通过软件手段更改、配置器件内部连接结构和逻辑单元，完成既定设计功能的数字集成电路。FPGA 可以通过设定而实现各种复杂的功能电路。就好像一个机器人一样，你想要跑步快，就把你设定为博尔特，你想要游泳猛，就把你设定成孙杨。

FPGA 诞生于 80 年代，一开始饱受质疑，当 FPGA 加入数字信号处理、嵌入式处理、高速串行和其他高端技术时，在 90 年代中后期，FPGA 开始发光发热。FPGA 在市场应用广泛，主要应用于通信设备的高速接口电路设计、数字信号处理方向/数学计算方向还有可编程片上系统（用可编程逻辑技术把整个系统放到一块硅片上）。

身为发明者的赛灵思和后来将 FPGA 应用于可编程片上系统的阿尔特拉基本上垄断了 FPGA 市场，提前布局的专利保护对后来者形成了强大的市场壁垒，几乎封锁了所有通向FPGA商用产品的通途。二十多年来，上百家企业曾经想要冲击 FPGA 市场，都铩羽而归。

紫光集团曾经想通过购买 Lattice 来破开垄断局面，遭到特朗普政府的强势打压，如今中国电科、同创国芯、AGM等众多国产企业正在努力依靠自主研发，突破封锁。在中低端市场取得了不错的成绩。CPLD 在有些时候也会被纳入 FPGA 之中，两者之间的区别主要是在架构和工艺上会略有区别，但基本原理都是相同的。

射频被认为是模拟芯片皇冠上的明珠，但模拟芯片一直是中国的弱项，主要是模拟芯片更加依赖研发人员的经验，中国属于后进者，经验较少。2017 年国产射频芯片市占率只有 2%。国内射频PA厂商唯捷创芯 2018 年打入了华为供应链。海思早已开始射频Transceiver的研发，但前期测试结果相对不太理想。

射频芯片之所以难度系数很高，因为他很依赖设计研发人员的经验，即使是最自信的设计人员，对于射频电路方面也要面临带来巨大的设计挑战，并且需要专业的设计和分析工具。而在这方面，国产的技术人员储备还十分少。

拆除屏蔽罩后就可以看到pcb的正面主要是手机的射频芯片

AD转换就是模数转换。顾名思义，就是把模拟信号转换成数字信号。这方面的主要垄断厂商是 ADI、TI等。

另外，芯片制造业两大至关重要的技术,蚀刻机和光刻机,在蚀刻机上我国已经攻克5nm技术，与欧美差距进一步缩小，但是在光刻机上，全世界只有荷兰的 ASML 能够制造顶级的光刻机。中国自主研发出世界首台超分辨光刻机，才达到了22纳米，通过双重曝光也才达到12纳米。

而芯片设计工具EDA（电子设计自动化）。在集成电路发展的早期，人工即可完成集成电路设计。但随着摩尔定律的推进，要完成单位平方毫米内上亿个门级电路的芯片的设计，则必须通过EDA辅助工具进行芯片设计。像我们上面提到的仿真验证、逻辑综合、静态时序分析等等这些前端、后端工序都需要使用到各类EDA工具。没有EDA工具设计芯片，就相当于炒菜没有锅一样！

利用EDA工具DXP拖线

目前国际上主要有三大集成电路EDA公司，分别是Synopsys，Cadence，Mentor Graphics。三家在EDA行业的市占率几乎形成垄断，且均为美国公司。而目前能涵盖整个芯片设计和生产环节的EDA提供商只有Cadence和Synopsys，苹果、高通，以及英特尔等芯片生产能力排名靠前的厂商都需要向这两家公司采购软件和服务。

经过近20年的发展，中国形成了华大九天、广立微、芯禾科技三大EDA巨头。

但是它们与新思还有着明显的差距，首先，国内的EDA厂商EDA产品并不齐全，尤其在数字电路方面，我们整个国内EDA产业在这个领域短板明显。

总结来说，目前整个半导体产业，贯穿而下的大致产业链条是：原材料（晶圆厂）——用工具设计（EDA）——设计（Fabless）——加工制造（Foundry）。

中国虽然有完整的半导体产业链，但是在高端芯片、加工制造技术依然与西方有很大的差距，而这需要大量的资金投入以及人才支持，希望中国的半导体产业可以形成自己的半导体生态，大踏步发展。